层叠基板的测定方法、层叠基板及测定装置

    公开(公告)号:CN107430065B

    公开(公告)日:2020-05-19

    申请号:CN201680019642.3

    申请日:2016-03-25

    Abstract: 本发明提供一种测定方法,所述方法对依次具有基底基板、吸收层及被测层的层叠基板进行测定,被测层具有单一或多层被测单层,所述方法具有下述步骤:通过从被测层所处的这侧照射包含波长短于界限波长的光的入射光、并测定反射光,从而取得界限波长以下的波长中的相互独立的2n(n为被测层中包含的被测单层的层数,为1以上的整数)个以上的反射光关联值的步骤,以及,使用2n个以上的反射光关联值,针对被测层中包含的各被测单层,计算与被测单层有关的值的步骤;作为界限波长,使用将吸收层的消光系数k以波长λ(单位为nm)的函数k(λ)的形式表示时的一次微分dk(λ)/dλ的绝对值成为消光微分界限值以下的波长范围内的最大波长。

    三族氮化物半导体发光元件及其制造方法

    公开(公告)号:CN101421858A

    公开(公告)日:2009-04-29

    申请号:CN200780013435.8

    申请日:2007-02-13

    CPC classification number: H01L33/025 H01L33/22 H01L33/32 H01L33/42

    Abstract: 本发明提供三族氮化物半导体发光元件及其制造方法。三族氮化物半导体发光元件,依次包含(a1)、(b1)及(c1),即:(a1)N电极;(b1)半导体多层膜;(c1)透明导电性氧化物P电极,在此,半导体多层膜依次包含N型半导体层、发光层、P型半导体层、n型杂质浓度为5×1018cm-3~5×1020cm-3的高浓度N型半导体层,N型半导体层与N电极接触,且半导体多层膜具有凸部。另外,三族氮化物半导体发光元件包含(a2)、(b2)及(c2),即:(a2)透明导电性氧化物N电极;(b2)半导体多层膜;(c2)P电极,在此,半导体多层膜依次包含n型杂质浓度为5×1018cm-3~5×1020cm-3的高浓度N型半导体层、N型半导体层、发光层、P型半导体层,P型半导体层与P电极接触,且半导体多层膜具有凸部。

    半导体发光元件及其制造方法

    公开(公告)号:CN101120451A

    公开(公告)日:2008-02-06

    申请号:CN200680004866.3

    申请日:2006-02-16

    CPC classification number: H01L21/30621 H01L33/08

    Abstract: 本发明提供一种半导体发光元件及其制造方法。半导体元件包括下述的(i)~(ii)。(i)具有从锥、锥台中选择的凸部的半导体层、(ii)电极,以及当凸部为锥台时,凸部高度为0.05μm~5.0μm,下底面的直径为0.05μm~2.0μm,在凸部为锥的情况下,凸部高度为0.05μm~5.0μm,底面的直径为0.05μm~2.0μm,而且,半导体发光元件的制造方法包括工序(a)~(c)。a)是在基板上生长半导体层的工序;(b)是在半导体层上形成包含平均粒径为0.01μm~10μm的粒子且面密度为2×106cm-2~2×1010cm-2的区域的工序;(c)是对半导体层进行干蚀刻而形成从锥及锥台中选择的凸部的工序。

    半导体基板以及半导体基板的检查方法

    公开(公告)号:CN107078034B

    公开(公告)日:2020-10-23

    申请号:CN201580059596.5

    申请日:2015-11-06

    Abstract: 本发明提供一种半导体基板以及半导体基板的检查方法,其中,在使用外延生长法在Si基板上形成III族氮化物半导体层的情况下,满足该III族氮化物半导体层要求的耐电压等特性,并且,在确保薄膜电阻等物性值的面内均匀性的同时翘曲量小。本发明提供一种半导体基板,其中,硅基板上的氮化物晶体层具有:反应抑制层,抑制硅原子与III族原子的反应;应力产生层,产生压缩应力;以及活性层,形成电子元件,反应抑制层、应力产生层以及活性层从硅基板侧起按反应抑制层、应力产生层、活性层的顺序配置,应力产生层具有:第1晶体层,块状晶体状态下的晶格常数为a1;以及第2晶体层,位于与所述第1晶体层的活性层侧相接的位置,且块状晶体状态下的晶格常数为a2(a1<a2)。

    Ⅲ-Ⅴ族氮化物半导体基板的制造方法

    公开(公告)号:CN101432850B

    公开(公告)日:2011-03-23

    申请号:CN200780008086.0

    申请日:2007-03-08

    Abstract: 本发明涉及III-V族氮化物半导体基板的制造方法。本发明的III-V族。化物半导体基板的制造方法包括工序(I-1)~(I-6):(I-1)在衬底基板上配置无机粒子;(I-2)以无机粒子为蚀刻掩模,干法蚀刻衬底基板,在衬底基板上形成凸部;(I-3)在衬底基板上形成外延生长掩模用的被膜;(I-4)去除无机粒子形成衬底基板的露出面;(I-5)在衬底基板的露出面上生长III-V族氮化物半导体;(I-6)将III-V族氮化物半导体与衬底基板分离。此外,本发明的III-V族氮化物半导体基板的制造方法包括工序(II-1)~(II-7):(II-1)在衬底基板上配置无机粒子;(II-2)以无机粒子为蚀刻掩模,干法蚀刻衬底基板,在衬底基板上形成凸部;(II-3)去除无机粒子;(II-4)在衬底基板上形成外延生长掩模用的被膜;(II-5)去除凸部的顶部的被膜形成衬底基板的露出面;(II-6)在衬底基板的露出面上生长III-V族氮化物半导体;(II-7)将III-V族氮化物半导体与衬底基板分离。

Patent Agency Ranking