中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

33 records (took 0.032 seconds)

    铁电体存储装置及其读出方法
    2.
    发明授权
    铁电体存储装置及其读出方法 失效

    公开(公告)号：CN100552811C

    公开(公告)日：2009-10-21

    申请号：CN03178440.2

    申请日：2003-07-17

    Applicant: 松下电器产业株式会社

    Inventor： 山冈邦吏 ,  平野博茂 ,  村久木康夫

    IPC: G11C11/22 ,  G11C7/06

    CPC classification number: G11C11/22

    Abstract: 一种铁电体存储装置，首先使字线(WL1)以及单元板线(CP1)成活性状态向第1比特线(BL1)输出存储器单元的数据，同时使开关控制信号(REQ2)、参照字线(RWL2)以及参照单元板线(RCP2)成活性状态在第2比特线(BL2)上生成参照用的电位。然后，在使开关控制信号(REQ2)以及参照字线(RWL2)成非活性状态后，使读出放大器启动信号(SAE)成活性状态。从而可以实现，在参照单元的读出动作中可以减少极化反相量、提高改写次数性能。

    电极形成方法、电容元件及其制造方法
    3.
    发明公开
    电极形成方法、电容元件及其制造方法 无效

    公开(公告)号：CN1617345A

    公开(公告)日：2005-05-18

    申请号：CN200410090389.X

    申请日：2004-11-12

    Applicant: 松下电器产业株式会社

    Inventor： 三河巧 ,  平野博茂

    IPC: H01L27/10 ,  H01L21/8239 ,  H01L21/82

    CPC classification number: H01L28/92 ,  H01L28/56 ,  H01L28/65

    Abstract: 本发明公开了一种电极形成方式、电容元件及其制造方法，实现了构成电容元件的电极的微细化，并且提供了具有微细化的电极的电容元件的制造方法。在电容元件的制造方法中，在半导体衬底上形成第1导电膜之后，在第1导电膜上形成在第1方向延伸的第1掩膜图形，接着，用第1掩膜图形对第1导电膜进行刻蚀，由此形成导电膜图形，接下来，在半导体衬底上，在从下起顺序地形成电介质膜和第2导电膜之后，在第2导电膜之上形成在与第1方向不同的第2方向延伸的线状的第2掩膜图形。接着，用第2掩膜图形，对第2导电膜、电介质膜和导电膜图形进行刻蚀，由此形成由电容下部电极、电容绝缘膜和电容上部电极构成的电容元件。

    铁电体存储装置及其读出方法
    4.
    发明公开
    铁电体存储装置及其读出方法 失效

    公开(公告)号：CN1472745A

    公开(公告)日：2004-02-04

    申请号：CN03178440.2

    申请日：2003-07-17

    Applicant: 松下电器产业株式会社

    Inventor： 山冈邦吏 ,  平野博茂 ,  村久木康夫

    IPC: G11C11/22 ,  G11C7/06

    CPC classification number: G11C11/22

    Abstract: 一种铁电体存储装置，首先使字线(WL1)以及单元板线(CP1)成活性状态向第1比特线(BL1)输出存储器单元的数据，同时使开关控制信号(REQ2)、参照字线(RWL2)以及参照单元板线(RCP2)成活性状态在第2比特线(BL2)上生成参照用的电位。然后，在使开关控制信号(REQ2)以及参照字线(RWL2)成非活性状态后，使读出放大器启动信号(SAE)成活性状态。从而可以实现，在参照单元的读出动作中可以减少极化反相量、提高改写次数性能。

    半导体集成电路
    6.
    发明公开
    半导体集成电路 无效

    公开(公告)号：CN101373755A

    公开(公告)日：2009-02-25

    申请号：CN200810214200.1

    申请日：2008-08-21

    Applicant: 松下电器产业株式会社

    Inventor： 平野博茂 ,  竹村康司 ,  小池功二

    IPC: H01L23/522 ,  H01L23/528 ,  H01L23/532

    CPC classification number: H01L23/5286 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: 本发明提供一种半导体集成电路，其实现布线的低电阻化，具备可以抑制电压降的布线构造。半导体集成电路的电源布线构造具备由沿着第1方向延伸而形成的多个布线(1D)以及(1S)构成的布线层(1)；在布线层(1)上，由沿着与第1方向垂直的方向即第2方向延伸而形成的多个布线(2D)以及(2S)构成的布线层(2)；和在布线层(2)上，由沿着与第2方向相同的方向延伸而形成的多个布线(4D)以及(4S)构成的布线层4。

    铁电存储设备
    7.
    发明公开
    铁电存储设备 无效

    公开(公告)号：CN1645512A

    公开(公告)日：2005-07-27

    申请号：CN200510001771.3

    申请日：2005-01-19

    Applicant: 松下电器产业株式会社

    Inventor： 山冈邦吏 ,  平野博茂

    IPC: G11C11/22 ,  H01L27/105

    CPC classification number: G11C11/22

    Abstract: 在包括基准单元的铁电存储器中，如果一个基准单元与多个标准单元相关联，则将在其中将数据“L”写入到基准单元中的时段、和在其中将数据“H”写入基准单元中或者从基准单元中读出的时段控制得分别短于在其中将数据“L”写入到每个标准单元中的时段、和在其中将数据“H”写入到每个标准单元中或者从标准单元中读出的时段。以这样的方式，降低了施加到基准单元的应力，并且即使在标准单元上重复地执行写入或者读取，也能增强基准单元的可靠性，并且抑制了由于重复重新写入数据所造成的基准单元的特性退化。

    半导体器件
    8.
    发明授权
    半导体器件 失效

    公开(公告)号：CN1155062C

    公开(公告)日：2004-06-23

    申请号：CN97190579.7

    申请日：1997-04-18

    Applicant: 松下电器产业株式会社

    Inventor： 平野博茂 ,  本多利行

    IPC: H01L21/3205 ,  H01L21/3213 ,  H01L21/8247 ,  H01L29/788 ,  H01L29/792 ,  H01L27/108 ,  H01L27/10

    CPC classification number: H01L28/55 ,  H01L28/60

    Abstract: 本发明是在强电介质存储器件中，可以缓和构成强电介质电容器110a1～110a3，110b1～110b3的下部电极111a，111b及该下部电极的热应力对在其上边形成的强电介质层113的影响，并以此来抑制连接到上述下部电极上的其它的布线106a1、106a2等因该下部电极的热应力而产生断线或者下部电极加在上述强电介质层上的热应力而引起的强电介质电容器的特性离散或特性变动。其方案是把上述下部电极111a和111b做成为如下的构造：在多个部位进行弯曲使得其平面形状变成为锯齿状，而且，分割成多个布线部分111a1、111a2和111b1、111b2。

    半导体器件
    9.
    发明授权
    半导体器件 失效

    公开(公告)号：CN1142587C

    公开(公告)日：2004-03-17

    申请号：CN97190606.8

    申请日：1997-04-18

    Applicant: 松下电器产业株式会社

    Inventor： 平野博茂 ,  竹尾昌人

    IPC: H01L21/822 ,  H01L27/04 ,  H01L27/108 ,  H01L21/8242

    CPC classification number: H01L27/11502 ,  H01L27/10805

    Abstract: 本发明的目的是在具有强电介质电容器的半导体器件中，减小强电介质电容器的特性离散，且把该强电介质电容器的特性变动，即把时间的流驶所伴生的特性退化抑制为很小。本方案是：用具有以沿第1方向D1延伸并与该第1方向垂直的第2方向D2为宽度方向的平面形状的下部电极111a，在该下部电极111a上边被配置为相向的多个上部电极112a，和配置在该两电极间的强电介质层，构成强电介质电容器110a，且把该上部电极112a的平面形状做成为上述第1方向D1上的尺寸比上述第2方向上的尺寸小的形状。

Patent Agency Ranking