-
公开(公告)号:CN108682628A
公开(公告)日:2018-10-19
申请号:CN201810460862.0
申请日:2018-05-15
Applicant: 西安电子科技大学
IPC: H01L21/335 , H01L21/56 , H01L23/31 , H01L29/778
CPC classification number: H01L29/66462 , H01L21/56 , H01L23/3171 , H01L29/7787
Abstract: 本发明涉及一种基于叠层钝化型的高电子迁移率晶体管及制备方法,包括:S101、选取外延基片;所述外延基片由下往上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层;S102、在所述外延基片上制作源电极和漏电极;S103、在所述外延基片表面上依次生长氮化硅层和富硅层形成叠层钝化结构;S104、光刻栅极槽,在所述栅极槽和所述富硅层上生长栅介质层;S105、制备栅电极和金属互联层以完成所述高电子迁移率晶体管的制备。本发明提供的基于叠层钝化型的高电子迁移率晶体管及制备方法在生长SiN层再生长一层富硅层层,可以阻止水汽和氧进入GaN高电子迁移率晶体管,提高器件在潮湿环境下输出电流。
-
公开(公告)号:CN108666291A
公开(公告)日:2018-10-16
申请号:CN201810251887.X
申请日:2018-03-26
Applicant: 爱信精机株式会社
IPC: H01L23/495 , H01L23/31 , H01L21/56
CPC classification number: H01L23/49537 , H01L21/4853 , H01L23/12 , H01L23/3107 , H01L23/3157 , H01L23/4952 , H01L23/49541 , H01L23/49589 , H01L21/56 , H01L23/3135
Abstract: 一种电子元件模块(1),其包括:第一引线框(10),其包括其上安装有芯片的安装部(11)、通过导线连接到芯片的电极部的中继部(12)和连接到中继部的第一引线部(13);第二引线框(20),其包括连接到第一引线部并且具有比第一引线框的厚度大的厚度的第二引线部(21);第一模制部(30),在第一引线部突出的状态下,第一模制部覆盖安装部和中继部;和第二模制部(40),在第一引线部和第二引线部突出的状态下,第二模制部覆盖第一引线部和第二引线部之间的连接部。
-
公开(公告)号:CN108511414A
公开(公告)日:2018-09-07
申请号:CN201711373091.3
申请日:2017-12-19
Applicant: 艾普凌科有限公司
Inventor: 佐久间哲也
IPC: H01L23/525 , H01L23/29 , H01L21/768 , H01L21/56
CPC classification number: H01L23/62 , H01L21/822 , H01L23/525 , H01L23/5258 , H01L27/04 , H01L21/56 , H01L21/76838 , H01L23/291
Abstract: 本发明提供半导体装置和该半导体装置的制造方法,即使在被激光微调的熔断器元件上的保护绝缘膜的膜厚较厚的情况下,也能够在基底绝缘膜上不产生裂纹的情况下稳定地进行熔断器元件的熔断。采用如下的结构:在包括激光照射部的熔断器元件中具备对激光照射部的侧面与底面之间的角部进行倒角而成的斜面。
-
公开(公告)号:CN108470689A
公开(公告)日:2018-08-31
申请号:CN201810572756.1
申请日:2018-06-06
Applicant: 捷捷半导体有限公司
Abstract: 本发明公开了一种塑料封装的小型固态继电器,包括组合框架,环氧塑封料,组合框架的PCB板上焊接有元器件,组合框架的部分PCB板和元器件包覆于环氧塑封料内,元器件露出引脚部分。步骤为:a、把PCB板及铜引脚框架通过一次焊接连接在一起;b、将电子元器件焊接在组合框架上;c、将焊接好的框架放入塑封压机,利用环氧塑封料进行塑封;d、将塑封好的产品进行固化、软化去溢料、切筋、电镀、测试、印字、装管等一系列工序。采用铜引脚框架及PCB框架形成组合式框架,避免了类集成电路框架多基岛的技术问题,及开模复杂费用高等问题;避开了传统的单只产品焊接,套壳灌封等效率问题;采用塑封外形,提高产品的可靠性,散热性,外观一致性。
-
公开(公告)号:CN108447829A
公开(公告)日:2018-08-24
申请号:CN201710120094.X
申请日:2017-03-02
Applicant: 矽品精密工业股份有限公司
IPC: H01L23/31 , H01L23/482 , H01L23/552 , H01L21/56 , H01L21/60
CPC classification number: H01L2224/16225 , H01L2224/73253 , H01L2924/181 , H01L2924/19105 , H01L2924/00012 , H01L23/31 , H01L21/56 , H01L23/482 , H01L23/552 , H01L24/03
Abstract: 一种封装结构及其制法,通过于一承载件上接置一遮盖件,以遮蔽至少一位于该承载件上的电子元件,且该承载件以多个导电元件结合至金属架上,使得通过该遮盖件的设计,提高该封装结构的散热效率,并对该电子元件提供EMI屏蔽的效果。
-
公开(公告)号:CN108364939A
公开(公告)日:2018-08-03
申请号:CN201711444287.7
申请日:2017-12-27
Applicant: 瑞萨电子株式会社
IPC: H01L25/065 , H01L23/495 , H01L21/50 , H01L21/56
CPC classification number: H01L23/49503 , H01L21/4825 , H01L21/4828 , H01L21/4842 , H01L21/565 , H01L23/3114 , H01L23/4952 , H01L23/49551 , H01L23/49568 , H01L23/49575 , H01L23/49582 , H01L23/562 , H01L2224/05554 , H01L2224/48137 , H01L2224/48247 , H01L2224/49171 , H01L2224/73265 , H01L2924/181 , H02P27/06 , H01L2924/00012 , H01L25/0655 , H01L21/50 , H01L21/56
Abstract: 根据本发明,在半导体装置的可靠性方面得到了改进。SIP包括:模拟芯片、具有面积比所述模拟芯片的主表面小的主表面的微计算机芯片、安装模拟芯片和微计算机芯片的芯片垫、以及环绕所述芯片垫布置的多个引线。该SIP还包括:与所述芯片垫一体成型的多个悬挂引线、多个导线、密封体。其中,多个导线将所述模拟芯片的电极与所述引线电连接,并将微计算机芯片与引线电连接。在所述密封体中密封所述模拟芯片和所述微计算机芯片。所述芯片垫的第一弯曲部和第二弯曲部的曲率半径大于芯片垫的第三弯曲部的曲率半径。
-
公开(公告)号:CN108364914A
公开(公告)日:2018-08-03
申请号:CN201710462567.4
申请日:2017-06-19
Applicant: 纳普拉有限公司
IPC: H01L23/29
CPC classification number: H01L23/06 , B23K35/26 , B23K35/262 , B23K35/30 , B23K35/302 , B32B15/01 , C01G19/00 , C22C9/00 , C22C13/00 , H01L21/56 , H01L23/02 , H01L23/29 , H01L23/3121
Abstract: 本发明提供一种耐热性优良的高可靠性和高品质的半导体封装用压片。本发明的半导体封装用压片以金属或者合金为主要材料,所述金属或者合金含有Sn或Sn合金、Cu或Cu合金,进一步含有至少2重量%的Cu与Sn的金属间化合物。
-
公开(公告)号:CN108352375A
公开(公告)日:2018-07-31
申请号:CN201680067788.5
申请日:2016-10-14
Applicant: 英特尔公司
IPC: H01L23/498 , H01L23/00 , H01L25/065 , H01L25/10
CPC classification number: H01L25/0657 , H01L21/4853 , H01L21/486 , H01L21/56 , H01L23/293 , H01L23/49811 , H01L23/49827 , H01L23/49833 , H01L23/49838 , H01L25/105 , H01L25/50 , H01L2225/06548 , H01L2225/06555 , H01L2225/1023 , H01L2225/1041 , H01L2225/1058 , H05K1/0298 , H05K1/115
Abstract: 描述了具有高密度和大高宽比密封互连的半导体封装内插件和并入这样的内插件的半导体封装组件。在示例中,半导体封装内插件包括被密封在聚合物衬底中并具有大于截面尺寸的高度尺寸的几个导电互连。半导体封装内插件可以支撑第二半导体封装上方的第一半导体封装,并可以将第一半导体封装的管芯引脚电气地连接到第二半导体封装的管芯引脚。
-
公开(公告)号:CN108352331A
公开(公告)日:2018-07-31
申请号:CN201780003775.6
申请日:2017-01-30
Applicant: 东和株式会社
CPC classification number: B29C43/18 , B29C43/34 , B29C43/36 , H01L21/56 , H01L2224/97 , H01L2924/181 , H01L2924/00012
Abstract: 使用设置于上模的型面上的静电吸盘,利用静电引起的引力,依次或同时吸引安装有芯片的基板和离型膜。由此,使基板和离型膜以紧贴状态紧贴并保持在上模的型面上。通过对上模和下模进行合模,将基板和基板上安装的芯片浸渍在型腔内的熔化树脂中。由于俯视时基板被包含在型腔中,因此基板和芯片完全浸渍在熔化树脂中。在完成树脂封装的时刻,基板及芯片的上表面和侧面被硬化树脂覆盖。
-
公开(公告)号:CN108242430A
公开(公告)日:2018-07-03
申请号:CN201711498799.1
申请日:2017-12-29
Applicant: 通富微电子股份有限公司
IPC: H01L23/31 , H01L23/498 , H01L21/56
CPC classification number: H01L2224/16225 , H01L2924/15192 , H01L23/3128 , H01L21/56 , H01L23/49811
Abstract: 本申请公开了一种芯片封装体的制备方法,涉及芯片封装技术领域。所述方法包括:提供封装基板和芯片,封装基板包括至少一个用于与芯片上的金属凸点配合连接的第一焊盘、至少一个用于与连接端子互连的第二焊盘,其中,第一焊盘与第二焊盘位于封装基板的同一面;芯片贴装于封装基板上,其中,芯片上的金属凸点与第一焊盘配合连接,且将连接端子置于第二焊盘上;对封装基板进行焊接,以使芯片与第一焊盘、连接端子与第二焊盘焊接互连,得到芯片封装原体。通过上述方式,能够降低基板因多次受热而变形的概率;缩减封装工艺、提高封装工艺效率、提高设备产能、降低封装成本。
-
-
-
-
-
-
-
-
-