公开(公告)号：CN105874577A

公开(公告)日：2016-08-17

申请号：CN201480071099.2

申请日：2014-08-04

Applicant: 丰田自动车株式会社

Inventor： 斋藤顺 ,  藤原広和 ,  池田知治 ,  渡边行彦 ,  山本敏雅

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L21/046 ,  H01L21/761 ,  H01L21/76237 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0649 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7813

Abstract: 使绝缘栅型半导体装置高耐压化。一种制造在表面电极和背面电极之间进行开关的绝缘栅型半导体装置的方法，具有：向栅极沟槽的底面注入第一第二导电型杂质并使注入的第一第二导电型杂质扩散的工序、以及向外周沟槽的底面注入第二第二导电型杂质并使注入的第二第二导电型杂质扩散的工序。

公开(公告)号：CN105849910A

公开(公告)日：2016-08-10

申请号：CN201480071339.9

申请日：2014-08-04

Applicant: 丰田自动车株式会社

Inventor： 斋藤顺 ,  藤原広和 ,  池田知治 ,  渡边行彦 ,  山本敏雅

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L21/76237 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0649 ,  H01L29/105 ,  H01L29/16 ,  H01L29/1608 ,  H01L29/167 ,  H01L29/42368 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7811

Abstract: 本发明提供一种通过使耗尽层在外周区内更高速地伸展，从而能够实现更高的耐压的技术。半导体装置具有形成有绝缘栅型开关元件的元件区和外周区。在外周区内的半导体基板的表面上，形成有第一沟槽和以与第一沟槽隔开间隔的方式配置的第二沟槽。在第一沟槽和第二沟槽内形成有绝缘膜。形成有以从第一沟槽的底面跨及第二沟槽的底面的方式延伸的第二导电型的第四区域。在第四区域的下侧形成有从第三区域连续的第一导电型的第五区域。

公开(公告)号：CN102856382B

公开(公告)日：2016-01-20

申请号：CN201210226273.9

申请日：2012-06-29

Applicant: 丰田自动车株式会社

Inventor： 宫原真一朗 ,  杉本雅裕 ,  高谷秀史 ,  渡边行彦 ,  副岛成雅 ,  石川刚

IPC: H01L29/78 ,  H01L29/04 ,  H01L29/06

CPC classification number: H01L29/7813 ,  H01L29/045 ,  H01L29/0865 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7825 ,  H01L29/7827

Abstract: 本发明涉及一种碳化硅半导体器件。在碳化硅半导体器件中，多个沟槽（7）具有一个方向上的纵向方向并且以条纹图案布置。每个所述沟槽（7）均具有在所述纵向方向上延伸的第一侧壁和第二侧壁。所述第一侧壁与（11-20）平面和（1-100）平面中的一个平面成第一锐角，所述第二侧壁与（11-20）平面和（1-100）平面的所述一个平面成第二锐角，并且所述第一锐角小于所述第二锐角。第一导电类型区（5）仅与每个所述沟槽（7）的所述第一侧壁和所述第二侧壁中的所述第一侧壁接触，并且电流通路仅形成在所述第一侧壁和所述第二侧壁中的所述第一侧壁上。

公开(公告)号：CN107968115A

公开(公告)日：2018-04-27

申请号：CN201710970668.2

申请日：2017-10-18

Applicant: 丰田自动车株式会社

Inventor： 永冈达司 ,  渡边行彦 ,  浦上泰

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/063 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/7804 ,  H01L29/7806 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/872 ,  H01L29/78

Abstract: 本发明提供一种半导体装置，该半导体装置具备：半导体基板，在位于FET区域与二极管区域之间的分界区域、位于二极管区域与周边耐压区域之间的分界区域以及位于FET区域与周边耐压区域之间的分界区域中的至少一个分界区域的位置处在表面形成有沟槽；绝缘膜，覆盖所述沟槽的内面；以及电极膜，覆盖所述绝缘膜的内面，且与源电极及阳极电极中的任一个导通。

公开(公告)号：CN107112360A

公开(公告)日：2017-08-29

申请号：CN201580061372.8

申请日：2015-08-03

Applicant: 丰田自动车株式会社

Inventor： 斋藤顺 ,  永冈达司 ,  青井佐智子 ,  渡边行彦 ,  宫原真一朗 ,  金村高司

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12

Abstract: 半导体装置(1)具备：在表面形成有沟槽(30)的半导体基板(10)；覆盖沟槽(30)的内表面的栅极绝缘膜(51)；及配置在沟槽(30)的内部并通过栅极绝缘膜(51)而与半导体基板(10)绝缘的栅极电极(52)。半导体基板(10)具备：与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的n型的源极区域(11)；形成在源极区域(11)的下方并与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的p型的基极区域(12)；及形成在基极区域(12)的下方并与覆盖沟槽(30)的两侧面(31、32)和底面(40)的栅极绝缘膜(51)相接的n型的漂移区域(15)。沟槽(30)的底面(40)以在短边方向上中心部(43)比周缘部(44)向上突出的方式形成。覆盖周缘部(44)的栅极绝缘膜(51)的厚度比覆盖中心部(43)的栅极绝缘膜(51)的厚度厚。

公开(公告)号：CN114556588A

公开(公告)日：2022-05-27

申请号：CN201980101194.5

申请日：2019-10-11

Applicant: 株式会社电装

Inventor： 斋藤顺 ,  片冈惠太 ,  山下侑佑 ,  渡边行彦 ,  朽木克博 ,  浦上泰

IPC: H01L29/78 ,  H01L29/12

Abstract: 一种开关元件，具有沟槽型的多个栅极电极。半导体基板具有：n型的漂移区域，在各所述沟槽的底面以及侧面与栅极绝缘膜相接；p型的体区域，在所述漂移区域的上侧与所述栅极绝缘膜相接；p型的多个底部区域，配置于所述沟槽的正下方并且是从所述栅极绝缘膜离开的位置；以及p型的连接区域，将各所述底部区域与所述体区域连接。使相邻的所述底部区域之间的间隔耗尽化所需的耗尽层伸展距离的一半比使体区域与沟槽的下端之间的间隔耗尽化所需的耗尽层伸展距离以及使底部区域与沟槽的下端之间的间隔耗尽化所需的耗尽层伸展距离长。

公开(公告)号：CN112652655A

公开(公告)日：2021-04-13

申请号：CN202011071147.1

申请日：2020-10-09

Applicant: 株式会社电装

Inventor： 奥村谦太郎 ,  大岳秀和 ,  束原肇 ,  渡边行彦

IPC: H01L29/16 ,  H01L29/30 ,  H01L29/45 ,  H01L21/268 ,  H01L21/324

Abstract: 本发明涉及碳化硅半导体器件和用于制造碳化硅半导体器件的方法。从n+型SiC衬底(1)的背面(1b)的表面，即背面(1b)与漏电极(11)之间的界面开始的漏电极(11)的不平高度(H1)小于1.0μm。具体而言，使用顶帽型激光进行漏电极(11)的激光退火，将漏电极(11)的不平高度(H1)设定为小于1.0μm。因此，弯曲强度为1000MPa以上，并且可以抑制元件强度的下降，可以提供可靠性提高的SiC半导体器件。

公开(公告)号：CN111463277B

公开(公告)日：2023-12-19

申请号：CN202010050572.6

申请日：2020-01-17

Applicant: 株式会社电装

Inventor： 登尾正人 ,  斋藤顺 ,  渡边行彦

IPC: H01L29/78 ,  H01L29/423

Abstract: 一种半导体器件包括倒置型半导体元件，该倒置型半导体元件包括：半导体衬底(1)；形成于半导体衬底上的第一导电类型层(2)；形成于第一导电类型层上并包括线性形状部分的电场阻挡层(4)；形成于第一导电类型层上并具有线性形状部分的JFET(3)部分；形成于电场阻挡层和JFET部分上的电流分散层(5)；形成于电场阻挡层和JFET部分上的深层(7)；形成于电流分散层和深层上的基区(6)；形成于基区上的源区(8)；包括栅极沟槽(11)、栅极绝缘膜(12)和栅电极缘(14)；源电极(15)；以及形成于半导体衬底的背表面侧上的漏电极(16)。(13)并布置成条形形状的沟槽栅极结构；层间绝

公开(公告)号：CN114072922B

公开(公告)日：2023-08-15

申请号：CN202080049387.3

申请日：2020-03-24

Applicant: 株式会社电装

Inventor： 高谷秀史 ,  竹内有一 ,  渡边行彦

IPC: H01L29/06 ,  H01L29/78 ,  H01L29/12 ,  H01L21/336

Abstract: 半导体装置(1)的半导体衬底(10)的终端区域(102)具有p型的多个保护环(16)和多个第1扩散区域(17)。在对上述半导体衬底进行平面观察时，与上述多个保护环的1个对应而配置有上述多个第1扩散区域的1个。在对上述半导体衬底进行平面观察时，上述多个保护环分别位于对应的上述第1扩散区域内。上述多个保护环各自的宽度比对应的上述第1扩散区域的宽度小。

公开(公告)号：CN115088080A

公开(公告)日：2022-09-20

申请号：CN201980102660.1

申请日：2019-12-03

Applicant: 株式会社电装

Inventor： 斋藤顺 ,  片冈惠太 ,  山下侑佑 ,  渡边行彦 ,  朽木克博 ,  阴泳信

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种半导体装置，外周区域具有p型的多个表面耐压区域和配置在比上述多个表面耐压区域靠下侧的p型的多个深部耐压区域。将内周侧表面耐压区域与外周侧表面耐压区域之间的间隔的宽度设为Ws(m)，将上述内周侧表面耐压区域与上述外周侧表面耐压区域之间的表面间隔区域的n型杂质浓度设为Ns(m－3)，将位于上述表面耐压区域与上述深部耐压区域之间的深度范围内的漂移区域的n型杂质浓度设为Nv(m－3)，将上述内周侧表面耐压区域与特定深部耐压区域之间的间隔的宽度设为W v1(m)，将上述外周侧表面耐压区域与特定深部耐压区域之间的间隔的宽度设为Wv2(m)时，满足Nv(Wv1+Wv2)2＜Ns·Ws2的关系。