-
公开(公告)号：CN114068471A
公开(公告)日：2022-02-18
申请号：CN202110767924.4
申请日：2021-07-07
Applicant: 三星电子株式会社
IPC: H01L23/498
Abstract: 可以提供包括再分布基板的半导体封装件，再分布基板包括绝缘层和位于绝缘层中的再分布图案。每个再分布图案可以包括通路部分、与通路部分垂直地交叠的焊盘部分以及从焊盘部分延伸的线部分。通路部分、焊盘部分和线部分可以彼此连接以形成单个物体。焊盘部分的底表面的水平高度可以低于线部分的底表面的水平高度。线部分的宽度可以在线部分的顶表面与线部分的底表面之间的水平高度处具有最大值。
-
公开(公告)号：CN110729209A
公开(公告)日：2020-01-24
申请号：CN201910617940.8
申请日：2019-07-09
Applicant: 三星电子株式会社
IPC: H01L21/603 , H01L23/488
Abstract: 提供了用于接合半导体封装的方法、接合头以及半导体封装件，所述方法包括：将半导体芯片装载在衬底上，并通过使用接合工具将半导体芯片接合到衬底，所述接合工具包括用于按压半导体芯片的按压表面以及从按压表面的一侧延伸的倾斜表面。将半导体芯片接合到衬底包括：通过按压接合工具使设置在衬底和半导体芯片之间的接合剂变形，并且使接合剂变形包括：通过将接合剂的一部分突出超过半导体芯片来生成圆角，并以圆角的顶表面沿着所述倾斜表面生长的方式生长圆角。
-
公开(公告)号：CN102034780A
公开(公告)日：2011-04-27
申请号：CN201010502594.8
申请日：2010-10-08
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L21/768
CPC classification number: H01L24/06 , H01L23/49816 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/12 , H01L24/13 , H01L2224/02125 , H01L2224/03464 , H01L2224/0401 , H01L2224/05011 , H01L2224/05018 , H01L2224/05124 , H01L2224/05147 , H01L2224/05556 , H01L2224/05558 , H01L2224/05569 , H01L2224/05572 , H01L2224/05655 , H01L2224/06051 , H01L2224/13018 , H01L2224/13022 , H01L2224/13099 , H01L2224/131 , H01L2224/13116 , H01L2224/1403 , H01L2224/16225 , H01L2224/16227 , H01L2224/73204 , H01L2924/00013 , H01L2924/0002 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/15788 , H01L2924/181 , H01L2924/19041 , H01L2924/00014 , H01L2924/0105 , H01L2224/13599 , H01L2224/05599 , H01L2224/05099 , H01L2224/29099 , H01L2224/29599 , H01L2224/05552 , H01L2924/00 , H01L2924/00012
Abstract: 本发明公开了一种集成电路芯片、具有该芯片的倒装芯片封装和其制造方法。在集成电路(IC)芯片、具有该芯片的倒装芯片封装中，没有设置引线线路，第一电极焊盘不接触IC芯片的焊盘区域的引线线路。因此，第一凸块结构接触第一电极焊盘而不管焊盘区域中的引线线路如何。第二电极焊盘接触IC芯片的伪焊盘区域中的引线线路。因此，伪焊盘区域中的第二凸块结构在与第二电极焊盘下面的引线线路隔开的接触点接触第二电极焊盘的上表面。
-
公开(公告)号：CN114256190A
公开(公告)日：2022-03-29
申请号：CN202110862200.8
申请日：2021-07-29
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/02 , H01L23/10 , H01L27/146
Abstract: 一种图像传感器封装件，包括电路板、位于电路板上的图像传感器芯片、位于图像传感器芯片上的堆叠凸块结构、将电路板连接到堆叠凸块结构的接合线、位于图像传感器芯片上并且覆盖堆叠凸块结构和接合线两者的阻挡元件、位于电路板上与阻挡元件接触并且覆盖图像传感器芯片和接合线两者的模制元件。
-
公开(公告)号：CN114156241A
公开(公告)日：2022-03-08
申请号：CN202110534715.5
申请日：2021-05-17
Applicant: 三星电子株式会社
Abstract: 提供了半导体封装件和用于制造半导体封装件的方法。该方法包括：在半导体芯片的侧表面上形成模制构件；使用粘合剂将载体基板附接到模制构件和半导体芯片的上表面；使用具有第一刀片宽度的第一刀片切掉载体基板的选定部分和粘合剂的位于载体基板的选定部分下面的部分，并使用第一刀片部分地切入到模制构件的上表面中以形成第一切割槽，其中载体基板的选定部分设置在模制构件的位于相邻的半导体芯片之间的部分上方；使用具有比第一刀片宽度窄的第二刀片宽度的第二刀片切穿模制构件的下表面以形成第二切割槽，其中第一切割槽和第二切割槽的组合将均包括由载体基板的切割部分支撑的半导体芯片的封装结构分隔开；将封装结构接合到封装基板的上表面。
-
Patent Agency Ranking
公开(公告)号：CN112185930A
公开(公告)日：2021-01-05
申请号：CN202010433384.1
申请日：2020-05-20
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/488 , H01L23/498 , H01L23/31 , H01L25/07
Abstract: 一种半导体封装包括：封装衬底；多个封装端子，设置在封装衬底的底表面上；插入衬底，设置在封装衬底的顶表面上；多个插入端子，设置在插入衬底的底表面上并电连接至封装衬底；第一半导体芯片和第二半导体芯片，彼此水平分离地设置在插入衬底的顶表面上；第一和第二多个信号焊盘，设置在插入衬底的顶表面上且与插入衬底中的布线相连，并分别连接至第一半导体芯片和第二半导体芯片中的一个或多个电路；以及多个虚设焊盘，设置在由第一半导体芯片或第二半导体芯片占据的区域外部，并设置在插入衬底的顶表面上。每个信号焊盘在插入衬底与相应的半导体芯片之间传输信号，且每个虚设焊盘在插入衬底与设置在其上的任何半导体芯片之间不传输信号。
-
公开(公告)号：CN102891136A
公开(公告)日：2013-01-23
申请号：CN201210249511.8
申请日：2012-07-18
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L25/16 , H01L23/488 , H01L23/31 , H01L21/60
CPC classification number: H01L21/76802 , H01L23/3121 , H01L23/3135 , H01L23/3185 , H01L24/24 , H01L24/82 , H01L25/0657 , H01L25/50 , H01L2224/24146 , H01L2224/24225 , H01L2224/24226 , H01L2224/24227 , H01L2224/32145 , H01L2224/32225 , H01L2224/73267 , H01L2224/76155 , H01L2224/82102 , H01L2224/92144 , H01L2225/06524 , H01L2225/06562 , H01L2225/06568 , H01L2924/01012 , H01L2924/01029 , H01L2924/12042 , H01L2924/181 , H01L2924/00
Abstract: 本申请涉及半导体封装及其形成方法和包括该半导体封装的系统。一种半导体封装可以包括：基板，包括基板连接端子；至少一个半导体芯片，堆叠在基板上并具有芯片连接端子；第一绝缘层，至少覆盖基板的一部分和至少一个半导体芯片的一部分；和/或互连，穿透第一绝缘层以将基板连接端子连接到芯片连接端子。一种半导体封装可以包括：堆叠的半导体芯片，半导体芯片的边缘部分构成台阶结构，每个半导体芯片包括芯片连接端子；至少一个绝缘层，覆盖半导体芯片的至少边缘部分；和/或互连，穿透至少一个绝缘层以连接到每个半导体芯片的芯片连接端子。
-
公开(公告)号：CN101369561A
公开(公告)日：2009-02-18
申请号：CN200810129775.3
申请日：2008-08-18
Applicant: 三星电子株式会社
CPC classification number: H01L23/49816 , H01L21/568 , H01L21/6835 , H01L23/5389 , H01L24/10 , H01L24/13 , H01L2224/04105 , H01L2224/05548 , H01L2224/05573 , H01L2224/12105 , H01L2224/13 , H01L2224/13099 , H01L2224/96 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01033 , H01L2924/01075 , H01L2924/01078 , H01L2924/01082 , H01L2924/01087 , H01L2924/15311 , H01L2924/181 , H01L2924/351 , H05K3/3436 , H05K2201/10977 , Y02P70/613 , H01L2924/00 , H01L2224/05599 , H01L2924/00012
Abstract: 本发明提供了一种半导体芯片封装件、电子装置及其制造方法。所述半导体芯片封装件包括：半导体芯片，包括具有键合焊盘的第一表面、面向第一表面的第二表面和侧壁；模制延伸部分，围绕半导体芯片的第二表面和侧壁；再分布图案，从键合焊盘延伸到模制延伸部分上，并电连接到键合焊盘；凸点焊球，位于再分布图案上；模制层，被构造为覆盖半导体芯片的第一表面和模制延伸部分，同时暴露每个凸点焊球的一部分。模制层在彼此相邻的凸点焊球之间具有凹月牙表面。
-
公开(公告)号：CN112185930B
公开(公告)日：2024-05-10
申请号：CN202010433384.1
申请日：2020-05-20
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/488 , H01L23/498 , H01L23/31 , H01L25/07
Abstract: 一种半导体封装包括：封装衬底；多个封装端子，设置在封装衬底的底表面上；插入衬底，设置在封装衬底的顶表面上；多个插入端子，设置在插入衬底的底表面上并电连接至封装衬底；第一半导体芯片和第二半导体芯片，彼此水平分离地设置在插入衬底的顶表面上；第一和第二多个信号焊盘，设置在插入衬底的顶表面上且与插入衬底中的布线相连，并分别连接至第一半导体芯片和第二半导体芯片中的一个或多个电路；以及多个虚设焊盘，设置在由第一半导体芯片或第二半导体芯片占据的区域外部，并设置在插入衬底的顶表面上。每个信号焊盘在插入衬底与相应的半导体芯片之间传输信号，且每个虚设焊盘在插入衬底与设置在其上的任何半导体芯片之间不传输信号。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.037 seconds)
