-
公开(公告)号：CN1228849C
公开(公告)日：2005-11-23
申请号：CN99110452.8
申请日：1999-07-14
Abstract: 一种适用于半导体集成电路器件的沟槽电容器结构和用来制作此结构的工艺流程。借助于含有由织构的半球形晶粒硅组成的电容器平板，沟槽电容器提供了增大了的电容。为了减轻电容器储存电荷的消耗，沟槽电容器还包括掩埋平板。
-
公开(公告)号：CN1281259A
公开(公告)日：2001-01-24
申请号：CN99110452.8
申请日：1999-07-14
Abstract: 一种适用于半导体集成电路器件的沟槽电容器结构和用来制作此结构的工艺流程。借助于含有由织构的半球形晶粒硅组成的电容器平板,沟槽电容器提供了增大了的电容。为了减轻电容器储存电荷的消耗,沟槽电容器还包括掩埋平板。
-
公开(公告)号：CN1300854C
公开(公告)日：2007-02-14
申请号：CN03158448.9
申请日：2003-09-10
Applicant: 国际商业机器公司
IPC: H01L29/772 , H01L21/335
CPC classification number: H01L29/785 , H01L21/84 , H01L27/1203 , H01L29/4908 , H01L29/66795 , H01L29/78621 , H01L29/78636
Abstract: 本发明公开了一种带有用于源极/漏极区的掺杂侧壁的多台面式FET结构及其形成方法。在制造过程中，源极和漏极侧壁的暴露使得整个侧壁能够被均匀地掺杂，尤其是当采用与几何形状无关的掺杂方法时，如气相掺杂或等离子体掺杂。得到的器件具有高度独立并且精确控制的阈值电压及电流强度，并且，由于与采用现有技术形成的台面相比台面可以非常高，因此可以具有非常高的硅的单位面积电流。用于形成多台面式FET结构的方法提供为可以采用镶嵌栅极工艺(damascene gate process)，或者采用镶嵌替换栅极工艺(damascene replacement gate process)，而不是传统的减蚀刻方法。
-
公开(公告)号：CN101383337A
公开(公告)日：2009-03-11
申请号：CN200810129458.1
申请日：2008-07-31
Applicant: 国际商业机器公司
IPC: H01L23/525 , H01L45/00 , H01L27/24 , G11C16/02 , G11C11/56
CPC classification number: H01L23/5256 , H01L27/2436 , H01L45/06 , H01L45/1206 , H01L45/122 , H01L45/1226 , H01L45/1286 , H01L45/1293 , H01L45/144 , H01L45/148 , H01L45/1675 , H01L2924/0002 , H01L2924/00
Abstract: 一种可编程相变材料(PCM)结构包括在半导体器件的BEOL级形成的加热器元件，该BEOL级包括低K电介质材料于其中；与加热器元件的第一端电接触的第一通孔和与加热器元件的第二端电接触的第二通孔，从而限定通过第一通孔、加热器元件和第二通孔的编程电流通路；置于加热器元件上的PCM元件，该PCM元件配置成通过使用经过加热器元件的编程电流在较低电阻结晶态与较高电阻非晶态之间编程；以及与PCM元件电接触的第三通孔，从而限定通过第三通孔、PCM元件、加热器元件和第二通孔的读出电流通路。
-
公开(公告)号：CN100479147C
公开(公告)日：2009-04-15
申请号：CN200510119438.2
申请日：2005-11-11
Applicant: 国际商业机器公司
Inventor： 朴炳柱 , 伊耶尔·苏布拉曼年 , 库坦达拉曼·昌德拉塞卡拉
IPC: H01L23/525
CPC classification number: H01L23/5252 , G11C17/165 , G11C2229/763 , H01L27/11206 , H01L2924/0002 , H01L2924/3011 , Y10S257/928 , H01L2924/00
Abstract: 本发明提供具有一个集成电路元件的反熔断器结构以及把该熔断器编程为通状态的方法，该熔断器结构包含第一和第二导体和在两导体之间形成的一电介质层，其中一个导体或二个导体既起着常规反熔断器导体的作用，又起着在把反熔断器改变为通状态时直接加热反熔断器电介质层的作用。
-
Patent Agency Ranking
公开(公告)号：CN1812086A
公开(公告)日：2006-08-02
申请号：CN200510119438.2
申请日：2005-11-11
Applicant: 国际商业机器公司
Inventor： 朴炳柱 , 伊耶尔·苏布拉曼年 , 库坦达拉曼·昌德拉塞卡拉
IPC: H01L23/525
CPC classification number: H01L23/5252 , G11C17/165 , G11C2229/763 , H01L27/11206 , H01L2924/0002 , H01L2924/3011 , Y10S257/928 , H01L2924/00
Abstract: 本发明提供具有一个集成电路元件的反熔断器结构以及把该熔断器编程为通状态的方法，该熔断器结构包含第一和第二导体和在两导体之间形成的一电介质层，其中一个导体或二个导体既起着常规反熔断器导体的作用，又起着在把反熔断器改变为通状态时直接加热反熔断器电介质层的作用。
-
公开(公告)号：CN101383337B
公开(公告)日：2010-07-21
申请号：CN200810129458.1
申请日：2008-07-31
Applicant: 国际商业机器公司
IPC: H01L23/525 , H01L45/00 , H01L27/24 , G11C16/02 , G11C11/56
CPC classification number: H01L23/5256 , H01L27/2436 , H01L45/06 , H01L45/1206 , H01L45/122 , H01L45/1226 , H01L45/1286 , H01L45/1293 , H01L45/144 , H01L45/148 , H01L45/1675 , H01L2924/0002 , H01L2924/00
Abstract: 一种可编程相变材料(PCM)结构包括在半导体器件的BEOL级形成的加热器元件，该BEOL级包括低K电介质材料于其中；与加热器元件的第一端电接触的第一通孔和与加热器元件的第二端电接触的第二通孔，从而限定通过第一通孔、加热器元件和第二通孔的编程电流通路；置于加热器元件上的PCM元件，该PCM元件配置成通过使用经过加热器元件的编程电流在较低电阻结晶态与较高电阻非晶态之间编程；以及与PCM元件电接触的第三通孔，从而限定通过第三通孔、PCM元件、加热器元件和第二通孔的读出电流通路。
-
公开(公告)号：CN101241926B
公开(公告)日：2010-06-16
申请号：CN200810002085.1
申请日：2008-01-16
Applicant: 国际商业机器公司
Inventor： 丹尼斯·M.·纽恩斯 , 朴炳柱 , 金德起 , 布鲁斯·G.·埃尔米格林 , 利亚·克鲁辛-艾尔鲍姆 , 萨布拉玛尼安·S.·伊耶
CPC classification number: H01L27/2436 , G11C11/5678 , G11C13/0004 , G11C13/0069 , G11C2013/008 , H01L45/06 , H01L45/1206 , H01L45/122 , H01L45/1286 , H01L45/144 , H01L45/148 , H01L45/1675
Abstract: 一种可编程相变材料(PCM)结构，包括在半导体器件的晶体管栅极级形成的加热器元件，加热器元件还包括由相对于电极的细线结构连接的一对电极，加热器元件配置成接收通过那里的编程电流，位于细线结构的一部分顶上的一层相变材料，以及配置成感测相变材料的电阻的感测电路系统。
-
公开(公告)号：CN1557023A
公开(公告)日：2004-12-22
申请号：CN02818541.2
申请日：2002-09-17
Applicant: 国际商业机器公司
IPC: H01L29/76 , H01L29/94 , H01L31/062 , H01L31/113 , H01L31/119
CPC classification number: H01L29/785 , H01L29/41733 , H01L29/42384 , H01L29/66545 , H01L29/66795 , H01L29/78618
Abstract: 本发明涉及一种包覆栅晶体管，其包括具有上表面和彼此相对的第一和第二侧表面的衬底。在衬底中形成源和漏区(28)，其间具有沟道区。沟道区从衬底的第一侧表面延伸到第二侧表面。在衬底上形成栅介电层(40)。在栅介电层(40)上形成栅电极(42)以自上表面和第一和第二侧表面覆盖沟道区，其间具有栅介质(40)。衬底是在SOI(绝缘体上硅)衬底或任一常规非SOI衬底的绝缘层上形成的硅岛(12)，并具有包括第一和第二侧表面的四个侧表面。在邻接与第一和第二侧表面垂直的第三和第四侧表面的衬底部分上形成源和漏区(28)。该包覆栅结构提供了在沟道区内更好和更快的电势控制，其导致陡峭的亚阈值斜度和对“体到源”电压的低灵敏度。
-
公开(公告)号：CN1490881A
公开(公告)日：2004-04-21
申请号：CN03158448.9
申请日：2003-09-10
Applicant: 国际商业机器公司
IPC: H01L29/772 , H01L21/335
CPC classification number: H01L29/785 , H01L21/84 , H01L27/1203 , H01L29/4908 , H01L29/66795 , H01L29/78621 , H01L29/78636
Abstract: 本发明公开了一种带有用于源极/漏极区的掺杂侧壁的多台面式FET结构及其形成方法。在制造过程中，源极和漏极侧壁的暴露使得整个侧壁能够被均匀地掺杂，尤其是当采用与几何形状无关的掺杂方法时，如气相掺杂或等离子体掺杂。得到的器件具有高度独立并且精确控制的阈值电压及电流强度，并且，由于与采用现有技术形成的台面相比台面可以非常高，因此可以具有非常高的硅的单位面积电流。用于形成多台面式FET结构的方法提供为可以采用镶嵌栅极工艺(damascene gate process)，或者采用镶嵌替换栅极工艺(damascene replacement gate process)，而不是传统的减蚀刻方法。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.035 seconds)
