-
公开(公告)号：CN100444318C
公开(公告)日：2008-12-17
申请号：CN03805027.7
申请日：2003-01-21
Applicant: S.O.I.TEC绝缘体上硅技术公司
CPC classification number: H01L21/76254 , H01L21/0445 , H01L21/187 , H01L21/7602 , H01L33/0012 , H01L33/0029
Abstract: 本发明提供一种制备以包括第一层如薄层(22)的半导体为基础的组件(10、12、22、30)的工艺。该工艺包括以下步骤：只在两层之一(22)上形成界面层(26)，使其上形成界面层的层与另一暴露层彼此接触，选择所述界面层(26)作为暴露层中的材料的函数，以便形成键合界面，可以在暴露于预定范围内的温度之后在应力作用下分离该键合界面。本发明还可以应用于电子、光电或光学领域的可与支座分离的衬底的制造。
-
公开(公告)号：CN100415947C
公开(公告)日：2008-09-03
申请号：CN200480021387.3
申请日：2004-07-07
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: C30B25/02 , H01L21/762 , C30B33/00
CPC classification number: H01L21/76254 , C30B25/18 , C30B33/00
Abstract: 本发明涉及制造外延生长层(6)的方法。该方法的显著之处在于其包括下列步骤：a)在支撑衬底(1)中注入原子种类以在其中划定弱区(12)，该弱区(12)将薄支撑层(13)从所述衬底的剩余部分(11)划分开；b)通过直接在所述薄支撑层(13)上或在转移到其上的插入层(5、23、31、32)上进行的外延生长来生长所述外延层(6)；c)通过谨慎地供应外能而沿弱区(12)将所述剩余部分(11)从薄支撑层(13)分离。本发明适用于光学、光电子学或电子学领域。
-
公开(公告)号：CN100399511C
公开(公告)日：2008-07-02
申请号：CN200510084283.3
申请日：2001-11-26
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L21/20
CPC classification number: C30B25/02 , C30B25/18 , C30B29/403 , C30B29/406 , H01L21/0445 , H01L21/76254 , H01L29/1608
Abstract: 本发明提供了一种衬底的制造方法，所述方法是用于制造光学器件、电子器件或光电器件的衬底，该方法的特征在于它包括以下步骤：在粘合界面中通过分子粘合把籽晶层(2)迁移到支撑(12)上；在该籽晶层上外延地生长工作层(16)；将加强的支撑直接粘合在所述工作层(16)上；删除所述支撑(12)；该支撑(12)由热膨胀系数是工作层(16)的系数0.7到3倍的材料构成，而且籽晶层适合于调节支撑(12)和工作层(16)的热膨胀。
-
公开(公告)号：CN101192510A
公开(公告)日：2008-06-04
申请号：CN200710186828.0
申请日：2007-11-22
Applicant: S.O.I.TEC绝缘体上硅技术公司
Inventor： W·林
IPC: H01L21/00 , H01L21/30 , H01L21/306 , H01L21/20 , H01L21/762 , H01L21/84
CPC classification number: H01L21/02636
Abstract: 本发明涉及改善半导体衬底表面的方法，所述的表面至少包含部分硅。本发明的目的是提供改善半导体硅衬底表面的方法，所述的表面至少包含部分硅，其中用该方法使半导体衬底表面或其内部的缺陷能得以真正修复，以提供具有高表面性能的半导体衬底。本发明的目的用上述类型的方法能够达成，其中该方法包括沉积步骤，其包括在所述的半导体衬底表面的至少一个孔中进行选择性外延沉积。
-
公开(公告)号：CN101173359A
公开(公告)日：2008-05-07
申请号：CN200710180983.1
申请日：2007-10-10
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: C23F1/24
CPC classification number: C09K13/08 , G01N2033/0095
Abstract: 本发明涉及表征硅表面缺陷，特别是硅晶片表面缺陷的方法，用蚀刻溶液处理硅表面的方法以及在本发明的方法和工艺中用到的蚀刻溶液。
-
Patent Agency Ranking
公开(公告)号：CN100337319C
公开(公告)日：2007-09-12
申请号：CN01809275.6
申请日：2001-04-17
Applicant: S.O.I.TEC绝缘体上硅技术公司
Inventor： M·罗什
IPC: H01L21/762
CPC classification number: H01L21/76254 , B23K26/40 , B23K2101/40 , B23K2103/16 , B23K2103/50
Abstract: 本发明涉及一种从一基体或块体切制出至少一个簿层而形成一种用于电子、光电或光学元件或传感器的方法，该方法包括步骤如下：在所述元件中形成一个脆化区域，该脆化区域的厚度对应于准备被切掉的层体的厚度；以及将一个能量脉冲注入到所述元件中，所述能量脉冲的持续时间不超过声波穿过这个用来吸收所述脉冲能量的厚度区域的时间，所述脉冲能量在选择上可使所述的脆化区域产生分离。
-
公开(公告)号：CN1323426C
公开(公告)日：2007-06-27
申请号：CN03124109.3
申请日：2003-04-29
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L21/324 , H01L21/762
CPC classification number: H01L21/76254
Abstract: 根据限定在材料两层之间的脆化表面来分离材料两层的处理方法，该处理方法包括对包括上述层的结构进行热退火，所述退火将温度从初始温度升至最终退火温度，其特征在于在热退火期间，形成退火温度，其在第一阶段进展升至过渡温度，然后根据第二阶段进展，在第二阶段期间每单位时间温度的上升大于在第一阶段期间的温度上升。本发明还涉及使用该处理方法的应用。
-
公开(公告)号：CN1954422A
公开(公告)日：2007-04-25
申请号：CN200580015100.0
申请日：2005-03-30
Applicant: S.O.I.TEC绝缘体上硅技术公司 , 原子能源局
IPC: H01L21/762
CPC classification number: H01L21/76254
Abstract: 本发明涉及制备用于与另一晶片接合的晶片氧化表面的方法，该氧化表面已经进行了原子种类的注入，该方法包括通过使用NH4OH和H2O2清洗氧化表面的第一步骤，和使用氢氯酸种类(HCl)清洗的第二步骤，其中实施第一步骤以蚀刻从约10至约120，且其中在低于约50℃的所选温度下实施第二步骤达约10分钟或更少。
-
公开(公告)号：CN1947248A
公开(公告)日：2007-04-11
申请号：CN200580012304.9
申请日：2005-03-10
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L23/544
CPC classification number: H01L22/34 , H01L2924/0002 , H01L2924/00
Abstract: 根据第一个实施例，本发明涉及用于处理由半导体材料构成的多层结构的导电工作层的方法，该结构包括在所述工作层下面的电绝缘层，将所述处理限定到在所述工作层中构成被电绝缘层材料围绕的至少一个岛，该方法包括湿法化学刻蚀工作层的步骤，方法的特征在于，在湿法刻蚀步骤之前，为了在该工作层中构成几个岛，实现所述工作层的几个区的可选择掩膜，每个区被对应于各个岛的工作层掩膜。本发明还提出了该方法应用于该结构的电特性以及相关的器件的特性描述。
-
公开(公告)号：CN1930674A
公开(公告)日：2007-03-14
申请号：CN200580007126.0
申请日：2005-03-07
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L21/762
CPC classification number: H01L21/76254 , Y02P70/605
Abstract: 本发明涉及一种形成结构(30)的方法，该结构包含从施主晶片(10)剥离的层(1，2)，在剥离之前该施主晶片包含由含锗的半导体材料制成的第一层(1)。本发明的方法包括(a)在所述第一含锗层(1)的厚度中形成弱区(4)，(b)将施主晶片(10)键合到主晶片(20)和(c)提供能量，以便于弱化弱区(4)中的施主晶片(10)。本发明的特征在于，步骤(a)是通过使施主晶片经受至少两种不同原子种类的共同注入而实现的，以及步骤(c)是通过在300℃到400℃的温度进行30分钟到四个小时的热处理而实现的。
-
-
-
-
-
-
-
-
-
Search Results
192
records
(took 0.041 seconds)
