公开(公告)号：KR1020130071748A

公开(公告)日：2013-07-01

申请号：KR1020110139142

申请日：2011-12-21

Applicant: 한국전자통신연구원

Inventor： 강동민 ,  임종원 ,  이상흥 ,  윤형섭 ,  주철원 ,  문재경 ,  남은수

IPC: H04B1/06

CPC classification number: H04B1/18 ,  H03F1/26 ,  H03F2200/294

Abstract: PURPOSE: A multi-channel beam scan receiver is provided to include a multi-channel antenna in a single substrate. CONSTITUTION: A switch (103) selects one of plurality of signals received through a multi-channel antenna. A first low-noise amplifier (105) firstly amplifies a signal selected in the switch. A band-pass filter (107) filters the firstly amplified signal. A second low-noise amplifier (109) secondly amplifies the filtered signal. A detector (111) converts the secondly amplified signal into voltage. [Reference numerals] (101) Multi-channel antenna; (103) Switch; (105) First low-noise amplifier; (107) Band-pass filter; (109) Second low-noise amplifier; (111) Detector; (115) DC amplifier

Abstract translation: 目的：提供多通道光束扫描接收器，以在单个基板中包括多通道天线。 构成：开关（103）选择通过多通道天线接收的多个信号中的一个。 第一低噪声放大器（105）首先放大在开关中选择的信号。 带通滤波器（107）对第一放大信号进行滤波。 第二低噪声放大器（109）二次放大经滤波的信号。 检测器（111）将第二放大信号转换为电压。 （附图标记）（101）多声道天线; （103）开关; （105）第一低噪声放大器; （107）带通滤波器; （109）第二低噪声放大器; （111）检测器; （115）直流放大器

公开(公告)号：KR1020130031771A

公开(公告)日：2013-03-29

申请号：KR1020120062664

申请日：2012-06-12

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  임종원 ,  배성범 ,  고상춘 ,  박영락 ,  장우진 ,  문재경 ,  남은수 ,  김정진 ,  주철원

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/402 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/66431 ,  H01L29/778

Abstract: PURPOSE: A field effect transistor and a method for fabrication the same are provided to improve productivity and stability by not using a lithography process. CONSTITUTION: An active layer(31), a cap layer(32), an ohmic metal layer(33) and an insulating layer(34) are formed on a substrate(30). An insulating layer is etched by using a photoresist pattern as an etching mask. A metal is deposited on a gate recess region(37c) and the insulating layer to form a gate-electric field electrode layer(39).

Abstract translation: 目的：提供场效应晶体管及其制造方法，以通过不使用光刻工艺来提高生产率和稳定性。 构成：在基板（30）上形成有源层（31），盖层（32），欧姆金属层（33）和绝缘层（34）。 通过使用光致抗蚀剂图案作为蚀刻掩模蚀刻绝缘层。 金属沉积在栅极凹部区域（37c）和绝缘层上以形成栅极 - 电场电极层（39）。

公开(公告)号：KR100976627B1

公开(公告)日：2010-08-18

申请号：KR1020070127884

申请日：2007-12-10

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  김동영 ,  임종원 ,  안호균 ,  김해천 ,  유현규

IPC: H01P1/10

CPC classification number: H03K17/063 ,  H01P1/15 ,  H03K17/693 ,  H03K2017/066

Abstract: 본 발명은 밀리미터파 대역 스위치 회로에 관한 것으로서, 신호 포트 경로 상에 배치되어 관심 주파수에 정합되고, 입출력 전송선로와 수직으로 연결되는 트랜지스터 및 상기 입출력 전송선로의 상부 및 하부에 대칭적으로 배치되는 다수의 접지 비아홀을 포함하는 제1, 제2 스위치 셀; 상기 제1, 제2 스위치 셀의 바이어스 안정화를 위한 제1, 제2 캐패시터; 상기 제1, 제2 캐패시터와 각각 병렬 연결되어 상기 제1, 제2 스위치 셀을 제어하기 위한 제1, 제2 바이어스 패드; 및 특정 임피던스 값을 가지며, 터미널 포트를 경유하여 공통포트와 상기 제1 스위치 셀 또는 상기 공통포트와 상기 제2 스위치 셀을 연결하는 터미널 전송회로를 포함하며, 이에 따라 별도의 다른 스위치 소자를 사용하지 않고도 최적화 스위치 셀의 대칭 구조에 의해 회로 설계 및 레이아웃(layout)을 간단하게 함으로써, 격리도를 향상시킬 수 있으며, 저삽입손실과 함께 집적회로의 칩 사이즈를 줄일 수 있으므로 제조 공정의 수율과 집적도의 향상을 통해 제조비용을 감소시킬 수 있다.
밀리미터파 대역, 스위치 회로, 스위치 셀, 트랜지스터, 전송선로, 공통 포트, 비아홀, 컨트롤 바이어스 패드, 캐패시터.

公开(公告)号：KR1020100060108A

公开(公告)日：2010-06-07

申请号：KR1020080118554

申请日：2008-11-27

Applicant: 한국전자통신연구원

Inventor： 김해천 ,  강동민 ,  지홍구 ,  안호균 ,  문재경 ,  임종원 ,  장우진 ,  김동영 ,  이상흥 ,  유현규 ,  남은수

IPC: H01L27/04 ,  H01L29/772

Abstract: PURPOSE: A method for manufacturing a pseudomorphic high electron mobility transistor device is provided to satisfy wideband characteristics and unconditionally stable conditions by including a negative feedback circuit. CONSTITUTION: In a method for manufacturing a pseudomorphic high electron mobility transistor device, an epitaxial substrate is provided(101). A source and a drain are formed on a substrate. The epitaxial substrate is processed by a gate recess etching including a dry and wet method to form a recess region. The gate(180) is formed in the recess region.

Abstract translation: 目的：提供一种用于制造伪像高电子迁移率晶体管器件的方法，通过包括负反馈电路来满足宽带特性和无条件稳定条件。 构成：在制造假晶高电子迁移率晶体管器件的方法中，提供外延衬底（101）。 源极和漏极形成在衬底上。 通过包括干法和湿法的栅极凹槽蚀刻来处理外延衬底以形成凹陷区域。 门（180）形成在凹陷区域中。

公开(公告)号：KR1020100060107A

公开(公告)日：2010-06-07

申请号：KR1020080118553

申请日：2008-11-27

Applicant: 한국전자통신연구원

Inventor： 장우진 ,  문재경 ,  지홍구 ,  안호균 ,  임종원 ,  강동민 ,  김동영 ,  이상흥 ,  김해천 ,  남은수

IPC: H03F1/30 ,  H03F3/189

CPC classification number: H03F3/193 ,  H03F1/0211 ,  H03F1/301 ,  H03F1/56 ,  H03F2200/451

Abstract: PURPOSE: A super high frequency amplifier and a bias circuit for the same are provided to optimize performance by adjusting a source voltage, regardless of a change in the properties of a depletion-type FET(Field Effect Transistor) due to the process change. CONSTITUTION: An amplifier circuit amplifies a high frequency signal through a depletion-type FET(30). An input matching circuit(20) matches the inputted high frequency signal in the depletion-type FET. An output matching circuit(40) matches the amplified signal, and thereby outputs the matched signal. A bias circuit(80) gives a negative value to a voltage between a gate and a source of the depletion-type FET by applying a positive voltage to the source of the depletion-type FET. The bias circuit tunes the voltage between the gate and the source by changing the positive voltage applied to the source.

Abstract translation: 目的：提供超高频放大器和偏置电路，以通过调节源极电压来优化性能，而不管由于过程变化而导致的耗尽型FET（场效应晶体管）的特性变化。 构成：放大器电路通过耗尽型FET（30）放大高频信号。 输入匹配电路（20）匹配耗尽型FET中输入的高频信号。 输出匹配电路（40）匹配放大的信号，从而输出匹配信号。 偏置电路（80）通过向耗尽型FET的源极施加正电压来给出耗尽型FET的栅极和源极之间的电压的负值。 偏置电路通过改变施加到源极的正电压来调节栅极和源极之间的电压。

公开(公告)号：KR1020070059842A

公开(公告)日：2007-06-12

申请号：KR1020060044929

申请日：2006-05-19

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  조경익 ,  김해천 ,  장우진 ,  임종원 ,  지홍구 ,  안호균

IPC: C25D5/54

CPC classification number: C25D7/123 ,  C25D5/10 ,  C25D5/505

Abstract: A gold bump structure which can reduce defective proportion generated due to causes such as lead opening and the like in a process of bonding the gold bump to semiconductor chips and so on by improving non-uniformity of the gold bump with respect to thickness of a gold bump formed by a plating process, and a fabrication method of the gold bump structure are provided. A gold bump comprises: a seed metal layer formed on a substrate; a plating bump layer formed on an upper portion of the seed metal layer; and a domed gold-rich process alloy formed on an upper portion of the plating bump layer and made from a metal with a low melting point. A fabrication method of a gold bump comprises the steps of: forming a seed metal layer(23) on a substrate(21); plating and forming a gold bump layer(25) on the seed metal layer; forming a metal layer with a low melting point on the gold bump layer; and forming a domed gold-rich process alloy(27) on an upper portion of the low melting point metal layer-formed gold bump layer. The method further comprises the steps of: forming an adhesion layer(22) between the seed metal layer and the substrate; removing the exposed seed metal layer and the adhesion layer under the exposed seed metal layer; and forming a photosensitive film for forming patterns of the gold bump layer.

Abstract translation: 一种金凸块结构，其可以通过改善金凸块相对于金的厚度的不均匀性，从而在金凸块与半导体芯片等接合的过程中减少由于诸如引线开口等原因而产生的不良比例 提供通过电镀工艺形成的凸块，以及金凸块结构的制造方法。 金凸块包括：形成在基板上的种子金属层; 形成在种子金属层的上部的电镀突起层; 以及形成在电镀凸块层的上部并由具有低熔点的金属制成的穹顶金富余工艺合金。 金凸块的制造方法包括以下步骤：在基底（21）上形成种子金属层（23）; 电镀并在种子金属层上形成金突起层（25）; 在金凸点层上形成具有低熔点的金属层; 以及在低熔点金属层形成的金凸块层的上部形成圆顶状富金合金（27）。 该方法还包括以下步骤：在种子金属层和基底之间形成粘合层（22）; 去除暴露的种子金属层下的暴露的种子金属层和粘附层; 以及形成用于形成金凸块层的图案的感光膜。

公开(公告)号：KR100631051B1

公开(公告)日：2006-10-04

申请号：KR1020050084755

申请日：2005-09-12

Applicant: 한국전자통신연구원

Inventor： 임종원 ,  안호균 ,  지홍구 ,  장우진 ,  문재경 ,  김해천

IPC: H01L29/778

Abstract: A method for manufacturing a pseudo morphic high electro mobility transistor is provided to improve the electric property and to increase breakdown voltage by forming a passivation layer having double recess structure. A cap layer(24) and a channel layer(22) are formed on a substrate(20). A source/drain(26) is formed on the cap layer. A first passivation layer(27) is formed, and then patterned to expose the cap layer in a channel region. A first recess structure is formed by removing the exposed cap layer. A second passivation layer is formed on the entire surface of the resultant structure. A second recess structure is formed by patterning the second passivation layer(29) to expose the substrate of the first recess structure. A multi-layered photosensitive film is formed, and then patterned to have an opening of gate shape and to expose the substrate through the second recess structure. A gate is formed to connect to the substrate through the second recess structure by removing the multi-layered photosensitive film, after depositing a metal on the resultant structure.

Abstract translation: 提供了一种用于制造拟态高电动迁移率晶体管的方法，以通过形成具有双凹陷结构的钝化层来改善电特性并增加击穿电压。 盖层（24）和沟道层（22）形成在衬底（20）上。 源极/漏极（26）形成在盖层上。 形成第一钝化层（27），然后将其图案化以暴露沟道区中的盖层。 通过去除暴露的盖层来形成第一凹陷结构。 在所得结构的整个表面上形成第二钝化层。 通过图案化第二钝化层（29）以暴露第一凹陷结构的衬底来形成第二凹陷结构。 形成多层光敏膜，然后将其图案化以具有栅极形状的开口并通过第二凹陷结构暴露衬底。 在将金属沉积在所得结构上之后，通过去除多层光敏膜，形成栅极以通过第二凹陷结构连接到基板。

公开(公告)号：KR1020060061628A

公开(公告)日：2006-06-08

申请号：KR1020040100422

申请日：2004-12-02

Applicant: 한국전자통신연구원

Inventor： 지홍구 ,  김해천 ,  임종원 ,  문재경 ,  장우진 ,  안호균

IPC: H03F3/189

CPC classification number: H03F3/193 ,  H03F1/0266 ,  H03F1/56 ,  H03G1/0029

Abstract: 본 발명은 안정화 회로가 구비된 고주파 증폭기에 관한 것으로, 보다 상세하게는 소정의 고주파 신호를 증폭하기 위한 트랜지스터를 포함하는 고주파 증폭기에 있어서, 상기 트랜지스터의 입력단에 입력된 고주파 신호의 이득 손실을 방지함과 아울러 이득 안정도를 증가시키기 위한 저항과 캐패시터가 병렬로 구성된 안정화 회로가 직렬로 연결됨으로써, 고주파 증폭기의 이득 손실 없이 안정도를 향상시킬 수 있는 효과가 있다.
고주파 증폭기, 안정화 회로, 저항, 캐패시터, 임피던스, 트랜지스터, 입력 임피던스 정합부, 출력 임피던스 정합부, 바이어스 회로부

公开(公告)号：KR100510596B1

公开(公告)日：2005-08-26

申请号：KR1020020075214

申请日：2002-11-29

Applicant: 한국전자통신연구원

Inventor： 지홍구 ,  김해천 ,  문재경 ,  조경익

IPC: H01L21/335

Abstract: 본 발명은 반도체 소자의 트랜지스터 및 그 제조 방법에 관한 것으로, 파이(П) 형태의 단면 구조와 미엔더(Meander) 형태의 평면 구조로 게이트 전극을 게이트 영역에 형성하여 게이트 면적을 증가시키고 이를 통해 게이트가 점유하는 공핍영역(Depletion layer)을 확장시킴으로써, 스위치 트랜지스터의 중요한 특성인 OFF상태에서의 소자 격리 특성 및 단위면적당 고전력 특성의 향상시킴과 동시에 두개의 T형 게이트 전극을 형성할 때 보다 안정된 반도체 공정을 이용함으로써 공정의 재현성을 확보할 수 있는 반도체 소자의 트랜지스터 및 그 제조 방법이 개시된다.

公开(公告)号：KR100438895B1

公开(公告)日：2004-07-02

申请号：KR1020010086533

申请日：2001-12-28

Applicant: 한국전자통신연구원

Inventor： 김해천 ,  박민 ,  문재경 ,  형창희 ,  지홍구 ,  안호균

IPC: H01L27/04

CPC classification number: H01L29/7785

Abstract: A pseudomorphic high electron mobility transistor (PHEMT) power device formed on a double planar doped epitaxial substrate and capable of operating with a single voltage source and a method for manufacturing the PHEMT power device are provided. The PHEMT power device includes: an epitaxial substrate including a GaAs buffer layer, an AlGaAs/GaAs superlattice layer, an updoped AlGaAs layer, a first doped silicon layer, a first spacer, an InGaAs electron transit layer, a second spacer, a second doped silicon layer having a different doping concentration from the first doped silicon layer, a lightly doped AlGaAs layer, and an undoped GaAs cap layer stacked sequentially on a semi-insulating GaAs substrate, a source electrode and a drain electrode formed on and in ohmic contact with the undoped GaAs cap layer; and a gate electrode formed on the lightly doped AlGaAs layer to extend through the undoped GaAs cap layer.

Abstract translation: 提供一种形成在双平面掺杂外延衬底上并且能够利用单个电压源来操作的伪晶高电子迁移率晶体管（PHEMT）功率器件以及用于制造PHEMT功率器件的方法。 该PHEMT功率器件包括：外延衬底，包括GaAs缓冲层，AlGaAs / GaAs超晶格层，上掺杂AlGaAs层，第一掺杂硅层，第一间隔物，InGaAs电子传输层，第二间隔物，第二掺杂 硅层，其具有与第一掺杂硅层不同的掺杂浓度，轻掺杂AlGaAs层和未掺杂GaAs帽层，其依次堆叠在半绝缘GaAs衬底上，源电极和漏电极形成在第一掺杂硅层上并与其欧姆接触 未掺杂的GaAs帽盖层; 以及形成在轻掺杂AlGaAs层上以延伸穿过未掺杂的GaAs帽层的栅电极。