公开(公告)号：DE102011056937A1

公开(公告)日：2012-06-28

申请号：DE102011056937

申请日：2011-12-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MACHEINER STEFAN ,  MEISER ANDREAS

IPC: H01L25/07 ,  H01L23/495

Abstract: In einem Ausführungsbeispiel wird ein Die-Gehäuse bereitgestellt, welches aufweist: eine erste Die-Struktur, welche eine erste Mehrzahl von Schaltelementen aufweist, wobei gesteuerte Stromeingangsanschlüsse der ersten Mehrzahl von Schaltelementen mittels eines gemeinsamen Kontaktbereiches miteinander elektrisch verbunden sind und wobei gesteuerte Stromausgangsanschlüsse der ersten Mehrzahl von Schaltelementen voneinander elektrisch isoliert sind; eine zweite Die-Struktur, welche eine zweite Mehrzahl von Schaltelementen aufweist, wobei gesteuerte Stromeingangsanschlüsse der zweiten Mehrzahl von Schaltelementen mittels eines gemeinsamen Kontaktbereiches miteinander elektrisch verbunden sind und wobei gesteuerte Stromeungangsanschlüsse voneinander elektrisch isoliert sind; und wobei bei jedem Schaltelement aus der ersten Mehrzahl von Schaltelementen der Ausgangsanschluss des Schaltelements mit dem Eingangsanschluss mindestens eines Schaltelements der zweiten Mehrzahl von Schaltelementen verbunden ist.

公开(公告)号：DE102006029682A1

公开(公告)日：2007-01-11

申请号：DE102006029682

申请日：2006-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER ,  MEISER ANDREAS ,  GRUBER HERMANN ,  BONART DIETRICH ,  GROSS THOMAS

IPC: H01L21/71 ,  H01L21/76 ,  H01L21/768 ,  H01L23/52

Abstract: A production process for a semiconductor structure with deep trench isolation and a buried layer contact comprises forming a stack on a doped semiconductor substrate (1) comprising a highly and oppositely doped buried layer (2) and single crystal semiconductor layer (3), producing a vertical isolation (62) between lateral regions by trench (6) etching and forming a low resistance contact to the buried layer by etching a hole (3) that is narrower and less deep than the trench. Independent claims are also included for: (a) an additional production process as above; and (b) two semiconductor structures formed by the claimed processes.

公开(公告)号：DE102004004862A1

公开(公告)日：2005-08-18

申请号：DE102004004862

申请日：2004-01-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JENSEN NILS ,  MEISER ANDREAS

IPC: H01L27/02 ,  H01L27/08 ,  H01L29/06 ,  H01L27/082 ,  H01L23/62 ,  H01L29/861

Abstract: The arrangement has an anode region of a first conductive type and a cathode region of a second, different, conductive type. These regions are formed in the semiconductor material and are arranged to extend in a first direction. The anode region has an arrangement in a second, lateral direction with alternating anode regions of the first and second type. The anode region also ha a special anode region of the second conductive type. This has a larger, lateral extension than the other anode region of the same type. This special region is arranged such that, in an operating mode with electrostatic discharge, it serves as an emitter region of a parasitic bipolar transistor in the integrated diode arrangement. Independent claims also cover a semiconductor component having such a diode.

公开(公告)号：DE102018010387B3

公开(公告)日：2022-08-25

申请号：DE102018010387

申请日：2018-05-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL ,  KOZLOWSKI GRZEGORZ

IPC: H01L27/08 ,  G05F1/56 ,  H01L21/762 ,  H01L27/06 ,  H02M3/00 ,  H02M7/44

Abstract: Halbleitervorrichtung (100), die aufweist:ein Halbleitersubstrat (102) von einem ersten Leitfähigkeitstyp;eine Halbleiterschicht (104) von einem zweiten Leitfähigkeitstyp auf dem Halbleitersubstrat (102), wobei der zweite Leitfähigkeitstyp verschieden ist vom ersten Leitfähigkeitstyp;eine Isolationsstruktur (106), die einen ersten Bereich (1041) der Halbleiterschicht (104) von einem zweiten Bereich (1042) der Halbleiterschicht (104) elektrisch isoliert;eine Flachgrabenisolationsstruktur (108), die sich von einer Oberfläche (110) der Halbleiterschicht (104) in den ersten Bereich (1041) der Halbleiterschicht (104) vertikal erstreckt;einen elektrischen Widerstand (112) auf der Flachgrabenisolationsstruktur (108);eine elektrische Kontaktstruktur (126), die an der Oberfläche (110) der Halbleiterschicht (104) mit dem ersten Bereich (1041) der Halbleiterschicht (104) elektrisch verbunden ist, und wobei die Kontaktstruktur (126) mit einem Zwischenabgriff (1281) des elektrischen Widerstands (112) elektrisch verbunden ist.

公开(公告)号：DE102014113946B4

公开(公告)日：2021-11-18

申请号：DE102014113946

申请日：2014-09-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： VIELEMEYER MARTIN ,  MEISER ANDREAS ,  SCHLÖSSER TILL ,  HIRLER FRANZ ,  PÖLZL MARTIN

IPC: H01L29/78 ,  H01L21/336

Abstract: Integrierte Schaltung (1), umfassend einen Transistor (200) in einem Halbleitersubstrat (100), das eine Hauptoberfläche (110) hat, wobei der Transistor (200) umfasst:einen Sourcebereich (201),einen Drainbereich (205),einen Kanalbereich (220),eine Driftzone (260),eine Gateelektrode (210),ein Gatedielektrikum (211) benachbart zu der Gateelektrode (210) ,eine benachbart zur Driftzone (260) angeordnete Feldplatte (250), undein Felddielektrikum (251) benachbart zur Feldplatte (250) ,wobei die Gateelektrode (210) benachbart zu wenigstens zwei Seiten des Kanalbereiches (220) angeordnet ist, der Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung parallel zu der Hauptoberfläche (110) zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind und das Gatedielektrikum (211) eine Dicke hat, die sich an verschiedenen Positionen oder Stellen der Gateelektrode (210) verändert, unddie Feldplatte (250) von der Gateelektrode (210) elektrisch getrennt ist.

公开(公告)号：DE102013108946B4

公开(公告)日：2020-11-19

申请号：DE102013108946

申请日：2013-08-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  MEISER ANDREAS ,  LANG HANS-PETER ,  MEYER THORSTEN ,  IRSIGLER PETER

IPC: H01L29/417 ,  H01L21/283 ,  H01L21/74 ,  H01L21/768 ,  H01L23/52 ,  H01L27/04 ,  H01L27/06

Abstract: Halbleitervorrichtung, umfassend:einen Halbleiterkörper (505) mit einer ersten Seite (512) und einer zur ersten Seite (512) entgegengesetzten zweiten Seite (517),einen ersten Kontakttrench (510), der sich in den Halbleiterkörper (505) an der ersten Seite (512) erstreckt, wobei der erste Kontakttrench (510) ein erstes leitendes Material (514) enthält, das elektrisch mit dem an den ersten Kontakttrench (510) angrenzenden Halbleiterkörper (505) gekoppelt ist,einen zweiten Kontakttrench (515a, 515b), der sich in den Halbleiterkörper (505) an der zweiten Seite (517) erstreckt, wobei der zweite Kontakttrench (515a, 515b) ein zweites leitendes Material (519a, 519b) enthält, das elektrisch mit dem an den zweiten Kontakttrench (515a, 515b) angrenzenden Halbleiterkörper (505) gekoppelt ist, und wobeider erste und zweite Kontakttrench (510, 515a, 515b) sich jeweils durch ein Dielektrikum (591a, 591d) in den Halbleiterkörper (505) erstrecken, und jeweils ein leitendes Material aufweisen, das mit dem Halbleiterkörper (515) über jeweilige Seitenwände des ersten und zweiten Kontakttrenches (510, 515a, 515b) elektrisch verbunden ist, und das Dielektrikum (591a), durch das sich der erste Kontakttrench (510) erstreckt, auf dem Halbleiterkörper (505) an der ersten Seite (512) ausgebildet ist, und das Dielektrikum (591d), durch das sich der zweite Kontakttrench (515a, 515b) erstreckt, auf dem Halbleiterkörper (505) an der zweiten Seite (517) ausgebildet ist.

公开(公告)号：DE102016110588B4

公开(公告)日：2020-08-13

申请号：DE102016110588

申请日：2016-06-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL

IPC: H01L21/762 ,  H01L21/20 ,  H01L27/06 ,  H01L29/735 ,  H01L29/78 ,  H01L29/861

Abstract: Ein Halbleiterbauelement (100, 200, 300, 400), umfassend:ein Halbleitersubstrat (102), wobei das Halbleitersubstrat (102) einen ersten Teil (110) und einen zweiten Teil (130) umfasst, die sich von einer Vorderseitenoberfläche (104) zu einer Rückseitenoberfläche (106) des Halbleitersubstrats (102) erstrecken, wobei sich eine vergrabene laterale isolierende Festkörperstruktur (112) in dem ersten Teil (110) des Halbleitersubstrats (102) befindet; undeinen Isoliergraben (140), der sich vertikal von der Vorderseitenoberfläche (104) zu der vergrabenen lateralen isolierenden Festkörperstruktur (112) erstreckt, wobei sich zumindest ein Teil des Isoliergrabens (140) lateral zwischen dem ersten Teil (110) des Halbleitersubstrats (102) und dem zweiten Teil (130) des Halbleitersubstrats (102) befindet,wobei der zweite Teil (130) des Halbleitersubstrats (102) nur Halbleitermaterial umfasst,wobei ein elektrisches Element an dem ersten Teil (110) des Halbleitersubstrats (102) implementiert ist, wobei das elektrische Element des ersten Teils (110) des Halbleitersubstrats (102) eine Durchbruchspannung höher als 10 V aufweist.

公开(公告)号：DE102015106688B4

公开(公告)日：2020-03-12

申请号：DE102015106688

申请日：2015-04-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL

IPC: H01L27/088 ,  H01L29/78 ,  H02M1/088 ,  H02M3/156 ,  H05B44/00 ,  H05B45/37

Abstract: Schalter (2) mit einem Feldeffekttransistor (200), in einem eine erste Hauptoberfläche (110) aufweisenden Halbleitersubstrat (100), umfassend:einen Sourcebereich (201) von einem zweiten Leitfähigkeitstyp;einen Drainbereich (205) von dem zweiten Leitfähigkeitstyp;einem Drainkontakt (206), der in einem in der ersten Hauptoberfläche ausgebildeten Drainkontakttrench angeordnet ist, wobei der Drainbereich (205) direkt an den Drainkontakt (206) angrenzt;einen Bodybereich (220) von einem ersten Leitfähigkeitstyp;und eine Gateelektrode (210) bei dem Bodybereich (220), wobei die Gateelektrode (210) gestaltet ist, um eine Leitfähigkeit eines in dem Bodybereich (220) gebildeten Kanales zu steuern, wobei die Gateelektrode (210) in Gatetrenches (212) vorgesehen ist,wobei der Bodybereich (220) längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet ist, die erste Richtung parallel zu der ersten Hauptoberfläche ist, der Bodybereich (220) eine Gestalt eines Grates hat, der sich längs der ersten Richtung erstreckt, und der Bodybereich direkt angrenzend an den Sourcebereich (201) und direkt angrenzend an den Drainbereich (205) vorgesehen ist, wobei eine Driftzone zwischen Bodybereich (220) und Drainbereich (205) abwesend ist,wobei der Schalter (2) weiterhin einen Sourcekontakt (202), der in einem in der ersten Hauptoberfläche ausgebildeten Sourcekontakttrench (321) angeordnet ist, und einen Bodykontaktteil (225) aufweist, der Sourcekontakt (202) elektrisch mit einem Sourceanschluss (271) verbunden ist, und wobei der Bodykontaktteil (225) in dem Halbleitersubstrat (100) angrenzend an den Sourcekontakt (202) angeordnet und mit dem Sourcekontakt (202) und dem Bodybereich (220) elektrisch verbunden ist und sich lateral nicht bis zu dem Drainkontakt (206) erstreckt.

公开(公告)号：DE102019109048A1

公开(公告)日：2020-01-23

申请号：DE102019109048

申请日：2019-04-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHLÖSSER TILL ,  MEISER ANDREAS ,  KAMPEN CHRISTIAN

IPC: H01L21/336 ,  H01L29/78

Abstract: Ein Verfahren zum Herstellen eines Halbleiterbauelements umfasst ein Bereitstellen eines Halbleiterkörpers (102), der einen ersten Dotierstoff von einem ersten Leitfähigkeitstyp aufweist. Das Verfahren umfasst zudem ein Ausbilden eines ersten Grabens (108) in dem Halbleiterkörper (102) von einer ersten Seite (110) aus sowie ein Füllen des ersten Grabens (108) mit einem Halbleiterfüllmaterial (114). Das Verfahren umfasst des Weiteren ein Ausbilden einer Superjunction-Struktur (128) durch Einbringen eines zweiten Dotierstoffs von einem zweiten Leitfähigkeitstyp in den Halbleiterkörper (102), wobei das Halbleiterfüllmaterial mit dem zweiten Dotierstoff dotiert wird. Das Verfahren umfasst weiter ein Ausbilden eines zweiten Grabens (130) in dem Halbleiterkörper (102) sowie ein Ausbilden einer Grabenstruktur (134) im zweiten Graben (130).

公开(公告)号：DE102019114071A1

公开(公告)日：2019-12-05

申请号：DE102019114071

申请日：2019-05-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  KOEPPL BENNO ,  MAYER ALEXANDER ,  NUEBLING MARCUS ,  ZANNOTH MARKUS

IPC: G01R19/00

Abstract: Es wird eine mit einem Leistungselektroniksystem verbundene Treiberschaltung offenbart. Die Treiberschaltung umfasst eine Gate-Treiberschaltung, die dazu konfiguriert ist, eine mehrere parallele Schalter umfassende Schaltschaltung anzusteuern, wobei jeder Schalter einen jeweiligen Source-Bonddraht umfasst. Ferner umfasst die Treiberschaltung eine Bonddrahtfehlererkennungsschaltung, die eine Gate-Ladungsschätzungsschaltung umfasst, welche dazu konfiguriert ist, einen Parameter der Schaltschaltung zu messen, der eine Gate-Ladung der Schaltschaltung oder einen die mit der Schaltschaltung verbundene Gate-Ladung anzeigenden Parameter umfasst. Die Bonddrahtfehlererkennungsschaltung umfasst ferner eine Erkennungsschaltung, die dazu konfiguriert ist, einen mit mindestens einer Source-Bonddrahtschaltschaltung verbundenen Fehler basierend auf dem gemessenen Parameter der Schaltschaltung zu erkennen.