中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

752 records (took 0.022 seconds)

    ELECTRICAL CONNECTOR SYSTEMS WITH ORTHOGONAL CONTACT TAILS
    131.
    发明公开
    ELECTRICAL CONNECTOR SYSTEMS WITH ORTHOGONAL CONTACT TAILS 审中-公开
    ELEKTRISCHE VERBINDERSYSTEME MIT ORTHOGONALEN KONTAKTENDEN

    公开(公告)号：EP3029781A1

    公开(公告)日：2016-06-08

    申请号：EP15182461.2

    申请日：2008-10-30

    Applicant: FCI

    Inventor： Johnescu, Douglas M. ,  Minnich, Steven ,  Smith, Stephen B.

    IPC: H01R13/514 ,  H01R12/70 ,  H01R12/51 ,  H01R12/71 ,  H01R13/6471 ,  H01R13/6477 ,  H05K1/14 ,  H05K7/14 ,  H05K1/02 ,  H05K1/11 ,  H05K3/32

    CPC classification number: H01R13/6471 ,  H01R12/51 ,  H01R12/7082 ,  H01R12/71 ,  H01R13/514 ,  H01R13/6477 ,  H05K1/0245 ,  H05K1/116 ,  H05K3/325 ,  H05K2201/09409 ,  H05K2201/09418 ,  H05K2201/10189 ,  H05K2201/1059 ,  Y10T29/49222

    Abstract: Disclosed are electrical connectors and methods of assembling an electrical connector having "standard" (i.e., with electrical contacts having in-line tails), jogged (i.e., with electrical contacts having jogged tails but not connected orthogonally to another connector through a substrate), and/or "orthogonal" (i.e., with electrical contacts having jogged tails that are used in an orthogonal application) leadframe assemblies in the same connector. This provides the flexibility of using some of the available contacts in an orthogonal application and, at the same time, having remaining contacts available for routing on the midplane PCB.; Though this could be done using only orthogonal leadframe assemblies, the combination of standard leadframe assemblies with orthogonal leadframe assemblies creates additional spacing between the PCB vias, so that signal traces can be more easily routed on the midplane PCB.

    Abstract translation: 公开了电连接器和组装电连接器的方法，即具有“标准”（即，具有线内尾部的电触头）的电连接器，具有点动的（即，具有慢跑尾部的电触点但未通过基板与另一个连接器正交连接） 和/或“正交”（即，具有在正交应用中使用的具有慢跑尾部的电触头）引线框组件在同一连接器中。 这提供了在正交应用中使用一些可用触点的灵活性，并且同时具有可用于中平面PCB上的路由的剩余触点。 虽然这可以仅使用正交引线框架组件完成，标准引线框组件与正交引线框架组合的组合在PCB通孔之间产生额外的间隔，从而可以更容易地在中板PCB上布线信号迹线。

    OFF-WIDTH PITCH FOR IMPROVED CIRCUIT CARD ROUTING
    132.
    发明授权
    OFF-WIDTH PITCH FOR IMPROVED CIRCUIT CARD ROUTING 有权
    EXCEPT FOR电路卡的改进WIDTH程航线

    公开(公告)号：EP1812967B1

    公开(公告)日：2012-02-29

    申请号：EP05811110.5

    申请日：2005-11-17

    Applicant: Alcatel Lucent

    Inventor： BROWN, Paul

    IPC: H01L23/498 ,  H05K1/11

    CPC classification number: H01L23/49827 ,  H01L23/49838 ,  H01L2924/0002 ,  H05K1/114 ,  H05K2201/09227 ,  H05K2201/094 ,  H05K2201/09418 ,  H05K2201/10734 ,  H01L2924/00

    Abstract: Enlarged spacing is provided between rows of vias in a ball grid array (BGA) multilayered printed wiring board land pattern in which the lands in the pattern are connected to the vias by a link connector by rotating, elongating, and/or truncating selected consecutive link connectors and rotating their respective corresponding vias in a row or column or selected consecutive rows or columns to achieve the enlarged spacing between rows or columns of vias in the BGA land pattern. Enhanced spacing between selected grid columns or rows of vias is provided such that some of the grid pitches for the vias are equal to that of the standard BGA and at least some are of a greater grid pitch.

    Trägerelement mit Leuchtdiodeneinheiten
    134.
    发明公开
    Trägerelement mit Leuchtdiodeneinheiten 有权
    承载构件与发光单元

    公开(公告)号：EP2039990A1

    公开(公告)日：2009-03-25

    申请号：EP08016579.8

    申请日：2008-09-19

    Applicant: Siteco Beleuchtungstechnik GmbH

    Inventor： Härtl, Michael ,  Lukanow, Stephan ,  Teklak, Janusz ,  Meyer, Clemens

    IPC: F21V19/00 ,  F21K7/00

    CPC classification number: F21V19/001 ,  F21K9/00 ,  F21V14/06 ,  F21V17/02 ,  F21V19/02 ,  F21W2131/103 ,  F21Y2115/10 ,  H05K1/0295 ,  H05K1/111 ,  H05K2201/09254 ,  H05K2201/09418 ,  H05K2201/09954 ,  H05K2201/10106 ,  Y02P70/611

    Abstract: Die Erfindung betrifft ein Trägerelement zur Befestigung und elektrischen Verbindung einer oder mehrerer Leuchtdiodeneinheiten (20,75), insbesondere eine Leiterplatte, mit einer oder mehreren Montagestellen für jeweils eine Leuchtdiodeneinheit, wobei jede Montagestelle eine oder mehrere Kontaktstellen zur elektrischen Verbindung mit der Leuchtdiodeneinheit aufweist, die in elektrischer Verbindung mit Leiterelementen des Trägerelements stehen, wobei eine Leuchtdiodeneinheit an einer Montagestelle derart verdrehsicher befestigbar ist, daß ein elektrischer Kontakt zwischen einem oder mehreren Kontaktelementen der Leuchtdiodeneinheit mit einer oder mehreren Kontaktstellen (11a,11b,13a,13b) des Trägerelements hergestellt wird, welches dadurch gekennzeichnet ist, daß die Leuchtdiodeneinheit an einer Montagestelle in mehreren gegeneinander verdrehten Stellungen derart befestigbar ist, daß eines oder mehrere ihrer Kontaktelement jeweils mit einer oder mehreren Kontaktstellen (11a,11b,13a,13b) der Montagestelle in elektrischer Verbindung stehen. Gemäß einem weiteren Aspekt betrifft die Erfindung ein Trägerelement, bei dem ein optisches Bauelement (80,85) zum Zusammenwirken mit einer Leuchtdiodeneinheit (20) in mehreren Positionen befestigt werden kann, die sich jeweils aus einer anderen Position durch Drehen des optischen Elements um eine Achse ergeben. Die Erfindung stellt weiterhin eine Leuchte zur Verfügung, welche ein oder mehrere derartige Trägerelemente aufweist, sowie ein Verfahren zum Bestücken eines solchen Trägerelements.

    Abstract translation: 本发明涉及用于紧固和的一个或更多个发光单元（20,75）电连接的支撑元件，特别是印刷电路板与一个或多个安装焊盘的每个发光单元，每个装配地点具有用于与LED单元的电气连接的一个或多个接触点 在与所述支撑构件的导体元件电连通，其中，所述发光二极管封装件的安装位置是这样的非旋转地固定，即具有一个或多个接触点（11A，11B，13A，13B）支承元件制造的发光二极管封装体的一个或多个接触元件之间的电接触， 其特征在于，所述发光单元被这样固定到在多个相互扭曲位置的安装位置，一个或多个它的接触元件，每个具有一个或多个接触点（11A，11B，13 一，13B）在电连接的组装地点提供。 根据进一步的方面，本发明涉及其中用发光单元（20）配合的光学部件（80,85）可以固定在多个位置承载元件，从一个不同的位置处的每个延伸通过光学元件绕轴旋转 结果。 本发明还提供了可用的灯，其包括一个或多个这样的支撑部件，和一种装配该支撑构件的方法。

    CHIP COMPONENT MOUNTING STRUCTURE, CHIP COMPONENT MOUNTING METHOD AND ELECTRONIC DEVICE
    135.
    发明公开
    CHIP COMPONENT MOUNTING STRUCTURE, CHIP COMPONENT MOUNTING METHOD AND ELECTRONIC DEVICE 审中-公开
    CHIPKOMPONENTEN-ANBRINGSTRUKTUR，CHIPKOMPONENTEN-ANBRINGVERFAHREN UND ELEKTRONISCHE EINRICHTUNG

    公开(公告)号：EP1976354A1

    公开(公告)日：2008-10-01

    申请号：EP06712032.9

    申请日：2006-01-20

    Applicant: FUJITSU LIMITED

    Inventor： YOKOZAWA, Hiroshi

    IPC: H05K3/32 ,  H01L33/00

    CPC classification number: H05K1/181 ,  H01L25/0753 ,  H01L2924/0002 ,  H05K3/321 ,  H05K3/3442 ,  H05K2201/09418 ,  H05K2201/10106 ,  H05K2201/1053 ,  H05K2201/10636 ,  Y02P70/611 ,  H01L2924/00

    Abstract: A chip component mounting structure and a chip component mounting method are disclosed that are adapted to increase the chip component mounting density. In the chip component mounting structure, an LED is surface-mounted on a signal electrode and a common ground electrode formed on a substrate. The areas of the signal electrode and the common ground electrode are different, and the LED is bonded to the signal electrode and the common ground electrode using a conductive adhesive (21).

    Abstract translation: 公开了一种适于提高芯片部件安装密度的芯片部件安装结构和芯片部件安装方法。 在芯片部件安装结构中，LED被表面安装在形成在基板上的信号电极和公共接地电极上。 信号电极和公共接地电极的区域不同，并且使用导电粘合剂（21）将LED结合到信号电极和公共接地电极。

    Interconnection system for integrated circuit chips
    139.
    发明公开
    Interconnection system for integrated circuit chips 失效
    Zwischenschaltungsystemfürintegrierte Halbleiterschaltungen。

    公开(公告)号：EP0315792A2

    公开(公告)日：1989-05-17

    申请号：EP88117121.9

    申请日：1988-10-14

    Applicant: LORAL AEROSPACE CORPORATION

    Inventor： Chall, Louis Edmond, Jr.

    IPC: H01L23/48 ,  H05K7/20 ,  H01L23/52

    CPC classification number: H01L23/52 ,  G01R31/318505 ,  G11C29/006 ,  H01L23/13 ,  H01L23/473 ,  H01L23/5385 ,  H01L2924/0002 ,  H01L2924/15162 ,  H01L2924/3011 ,  H05K1/0286 ,  H05K1/142 ,  H05K3/3442 ,  H05K3/403 ,  H05K7/20545 ,  H05K2201/09181 ,  H05K2201/09418 ,  H05K2201/1053 ,  H05K2201/10727 ,  Y02P70/613 ,  H01L2924/00

    Abstract: A novel packaging system for VLSI circuits allows low-cost construction and maintenance of complex high density high-­performance devices with low power requirements. The devices can be individually created by software means from a small selection of standardizable IC chips by disposing a plurality of chips in leadless chip carriers in a mosaic on a substrate, and configuring them by software to selectively communicate with other chips of the mosaic or even to individually change their operating function. The immediate juxtaposition of the chip carries in the mosaic eliminates transmission line data skew, and also allows considerable savings in chip space and power requirements by dispensing with interconnection drivers, receivers and bonding pads. The chip carrier mosaics may be assembled into modules suitable for plug-in connection to an interconnecting backplane to create even larger devices, and individual modules can be dynamically tested in their high-performance mode by configuring one or more modules as test modules and either plugging them into modules to be tested or making them a permanent part of the device's module array.

    Abstract translation: 用于VLSI电路的新型封装系统允许低成本构建和维护具有低功耗要求的复杂高密度高性能器件。 通过在基板上的马赛克中的无引线芯片载体中布置多个芯片，并且通过软件来配置它们以选择性地与马赛克的其他芯片进行通信，甚至可以通过软件来从小量的可标准化的IC芯片中分别创建设备 单独改变其操作功能。 芯片中马上并置的马赛克并排消除了传输线数据的偏移，并且通过分配互连驱动器，接收器和接合焊盘，可以大大节省芯片空间和功耗。 芯片载体马赛克可以组装成适合于插入连接到互连背板的模块，以创建更大的设备，并且可以通过将一个或多个模块配置为测试模块和插件来以高性能模式动态测试各个模块 它们被组合成要测试的模块或使其成为设备模块阵列的永久部分。

Patent Agency Ranking