-
公开(公告)号：KR1019950030395A
公开(公告)日：1995-11-24
申请号：KR1019940007848
申请日：1994-04-14
Applicant: 한국전자통신연구원
IPC: H01L29/80
Abstract: 본 발명은 금속-반도체 전계효과 트랜지스터(MESFET), 고전자 이동도(High Electron Mobility)트랜지스터, 이종결합 바이폴라 트랜지스터(Heterostructure Bipolar Transistor)등과 같은 갈륨비소 화합물 반도체 소자의 소오스 전극 및 드레인 전극의 형성을 위한 금속층의 표면 모폴로지(surface morphology)를 개선시킬수 있는 방법에 관한 것으로, 종래의 기술에 따른 소자제작시 공기방울(ball-up)이 채널층의 가장자리에 형성되는 경우 갈륨비소 채널층과 공기방울의 높이 사이에 생기는 단차에 의해, 다음에 수행되는 게이트 전극의 형성을 위한 리소라피 공정에 있어서, 공전조건이 바뀌거나 미세게이트 패턴을 형성하는 것이 어렵고, 열처리시 공기방울에 의해 소오스(또는, 드레인)와 게이트 사이의 간격이 좁아져 쇼트되는 현상이 발생하여 소자의 수율감소와 초래되는 문 를 해결하기 위한 것으로, 소오스 전극 및 드레인 전극의 형성을 위한 감광막의 패턴을 형성하고, 사용하여 AuGe와 Ni를 20∼300nm정도 두께와 5∼100nm정도의 두께로 각각 증착하여 2층의 AuGe층(4)/Ni층(5)을 형성하는 것이 특징이다.
-
-
-
公开(公告)号：KR1020170084405A
公开(公告)日：2017-07-20
申请号：KR1020160003289
申请日：2016-01-11
Applicant: 한국전자통신연구원
IPC: H03K17/082 , H03K17/687 , H03K17/10
CPC classification number: H03K17/08104 , H03K17/0822 , H03K17/74
Abstract: 본발명의실시예에따른캐스코드스위치회로는제 1 트랜지스터, 제 2 트랜지스터및 보호회로를포함할수 있다. 제 1 트랜지스터는제 1 제어신호에따라제 1 단자로부터의신호를일 단으로입력받아타 단으로전달할수 있다. 제 2 트랜지스터는제 2 제어신호에응답하여제 1 트랜지스터가전달하는신호를제 2 단자로전달할수 있다. 보호회로는제 1 트랜지스터의게이트와제 2 단자사이에연결될수 있다. 제 1 제어신호는제 2 트랜지스터가통상온 상태로동작하도록제공될수 있다. 제 2 제어신호는제 2 트랜지스터가통상오프상태로동작하도록제공될수 있다.
Abstract translation: 根据本发明实施例的共源共栅开关电路可以包括第一晶体管，第二晶体管和保护电路。 第一晶体管可以根据第一控制信号在一级中接收来自第一端子的信号并将该信号发送到另一端子。 响应于第二控制信号，第二晶体管可以传输第一晶体管传输到第二端子的信号。 保护电路可以连接在第一晶体管的栅极和第二端子之间。 可以提供第一控制信号以使第二晶体管正常工作。 并且可以提供第二控制信号，使得第二晶体管正常地在断开状态下操作。
-
公开(公告)号：KR101736277B1
公开(公告)日：2017-05-17
申请号：KR1020120144126
申请日：2012-12-12
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/40 , H01L29/423 , H01L29/66 , H01L29/20 , H01L21/285 , H01L21/28 , H01L29/201
CPC classification number: H01L29/66462 , H01L21/02118 , H01L21/0217 , H01L21/02178 , H01L21/0254 , H01L21/28264 , H01L21/28593 , H01L21/31111 , H01L21/31144 , H01L29/2003 , H01L29/201 , H01L29/205 , H01L29/404 , H01L29/42316 , H01L29/42376 , H01L29/778 , H01L29/7786
Abstract: 전계효과트랜지스터가제공된다. 이트랜지스터는기판상에배치된캡핑층, 캡핑층상에서로이격되어배치된소스오믹전극및 드레인오믹전극, 소스및 드레인오믹전극들을덮도록캡핑층상에순차적으로적층된제 1 절연층및 제 2 절연층, 제 2 절연층, 제 1 절연층및 캡핑층을관통하여소스오믹전극과드레인오믹전극사이의기판에연결된다리부, 및제 2 절연층상으로연장된머리부로구성된Γ형게이트전극, Γ형게이트전극을덮도록제 2 절연층상에배치된제 1 평탄화층, 및제 1 평탄화층, 제 2 절연층및 제 1 절연층을관통하여소스오믹전극또는드레인오믹전극에연결되면서, 제 1 평탄화층상으로연장되도록배치된제 1 전극을포함한다.
Abstract translation: 提供场效应晶体管。 该晶体管是一个覆盖层，顺序层叠在覆盖层上，以覆盖所述覆盖层源欧姆电极间距被布置成上和漏极欧姆电极，源极和漏欧姆电极的第一绝缘层和第二绝缘设置于基板上 层，第二绝缘层，所述第一绝缘层，和由通过在覆盖层进入源欧姆电极和连接到所述电极之间的衬底的漏极欧姆腿部细长头的和部分的Γ型栅极电极，mitje第二绝缘层，Γ型栅极 第一平坦化层，mitje第一平坦化层，第二绝缘层（108）的第一绝缘层贯通地连接到欧姆电极源欧姆电极或漏极到，在设置在第二绝缘层上，以覆盖所述电极的第一平坦化层延伸 并且布置成布置的第一电极。
-
Patent Agency Ranking
公开(公告)号：KR1020150083310A
公开(公告)日：2015-07-17
申请号：KR1020140002913
申请日：2014-01-09
Applicant: 한국전자통신연구원
IPC: H01L23/473 , H01L21/3205
CPC classification number: H01L21/3065 , H01L21/3081 , H01L21/32051 , H01L23/367 , H01L23/467 , H01L23/473 , H01L2924/0002 , H01L2924/00
Abstract: 본발명은반도체소자및 그제조방법을제공한다. 이반도체소자는기판상에제공된활성영역, 상기기판의일측에매립된단일공동으로구성된유입채널, 상기기판의타측에매립된단일공동으로구성된유출채널, 상기기판에매립된다수의공동들로구성되며일단은상기유입채널의측면에연결되고타단은상기유출채널의측면에연결되는복수개의마이크로채널들을포함하는마이크로채널어레이, 및상기마이크로채널들을이격시켜구분하는마이크로히트싱크어레이를포함할수 있다.
Abstract translation: 本发明提供一种半导体器件及其制造方法。 半导体器件包括：设置在基板上的激活区域; 流入通道在基体的一侧上积累有单个公共腔; 在具有单个公共空腔的衬底的另一侧上积累的流出通道; 通常在基板上堆积的微通道阵列，其一端连接到流入通道的一侧，另一侧连接到流出通道的一侧; 和微型散热器阵列，以分隔待分离的微通道。
-
公开(公告)号：KR1020140080575A
公开(公告)日：2014-07-01
申请号：KR1020120144129
申请日：2012-12-12
Applicant: 한국전자통신연구원
CPC classification number: H01L23/66 , H01L23/49844 , H01L2223/6655 , H01L2224/48091 , H01L2224/49175 , H01L2924/3011 , H01L2924/00014 , H01L2924/00
Abstract: A package is provided. The package includes a chip plate, a chip mounting plate which is arranged in one side of a ground plate and has an upper surface which is lower than the ground plate, a chip which is mounted on the chip mounting plate, a first input/output terminal which faces the chip mounting plate, is arranged in one side of the ground plate, and is electrically connected to the chip, and a second input/output terminal which faces the ground plate, is arranged in the other side of the chip mounting plate, and is electrically connected to the chip.
Abstract translation: 提供一个包装。 该封装包括芯片板，芯片安装板，其布置在接地板的一侧并具有比接地板低的上表面，安装在芯片安装板上的芯片，第一输入/输出 面向芯片安装板的端子布置在接地板的一侧，并且电连接到芯片，并且面对接地板的第二输入/输出端子布置在芯片安装板的另一侧 并且电连接到芯片。
-
公开(公告)号：KR1020140079539A
公开(公告)日：2014-06-27
申请号：KR1020120146836
申请日：2012-12-14
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/66477 , H01L29/1608 , H01L29/2003 , H01L29/40 , H01L29/401 , H01L29/402 , H01L29/41 , H01L29/42312 , H01L29/42316 , H01L29/42376 , H01L29/66462 , H01L29/7787 , H01L29/812
Abstract: The present invention relates to a transistor and a method of fabricating the same. A field effect transistor according to one embodiment of the present invention includes a source electrode and a drain electrode which are separated from each other on a substrate; and a + type gate electrode which is arranged on the substrate between the source electrode and the drain electrode. According to one embodiment of the present invention, the + type gate electrode includes a T type gate electrode part; and an additional gate electrode part.
Abstract translation: 晶体管及其制造方法技术领域本发明涉及晶体管及其制造方法。 根据本发明的一个实施例的场效应晶体管包括在基板上彼此分离的源电极和漏电极; 以及配置在源电极和漏电极之间的基板上的+型栅电极。 根据本发明的一个实施例，+型栅电极包括T型栅电极部分; 和附加的栅电极部分。
-
公开(公告)号：KR1020140079091A
公开(公告)日：2014-06-26
申请号：KR1020120148675
申请日：2012-12-18
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/7787 , H01L29/2003 , H01L29/201 , H01L29/205 , H01L29/42316 , H01L29/4236 , H01L29/42376 , H01L29/51 , H01L29/518 , H01L29/66462 , H01L29/7786
Abstract: A field effect transistor is provided. The transistor includes: an active layer and a capping layer which are successively stacked on a substrate; a source ohmic electrode and a drain ohmic electrode which are separated from each other on the capping layer; and a gate electrode which is arranged on the substrate between the source ohmic electrode and the drain ohmic electrode, penetrates the capping layer, and is connected to the active layer. The gate electrode includes a leg part which has a narrow width and is connected to the active layer, and the head part which has a wider width compared to the leg part and is located on the leg part. The leg part of the gate electrode on both end parts of the gate electrode in a direction of extending the gate electrode is narrower than the head part of the gate electrode of the residual part, and is wider than the leg part.
Abstract translation: 提供场效应晶体管。 晶体管包括：有源层和覆盖层，其依次层叠在基板上; 在覆盖层上彼此分离的源欧姆电极和漏极欧姆电极; 并且在源欧姆电极和漏极欧姆电极之间设置在基板上的栅极电极穿过封盖层，并连接到有源层。 栅电极包括具有窄宽度并连接到有源层的脚部，并且头部与腿部相比具有较宽的宽度并且位于腿部上。 栅电极的延伸栅电极方向的两端部的栅极电极的腿部比残留部分的栅电极的头部窄，并且比腿部部分宽。
-
公开(公告)号：KR1020130085224A
公开(公告)日：2013-07-29
申请号：KR1020120006224
申请日：2012-01-19
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/66431 , H01L21/28255 , H01L21/31116 , H01L21/31144 , H01L29/1608 , H01L29/42316 , H01L29/42376 , H01L29/66068 , H01L29/7787
Abstract: PURPOSE: A high electron mobility transistor and a manufacturing method thereof are provided to improve the stability of a T-type gate electrode by providing the high electron mobility transistor including an insulating film having a fine critical dimension. CONSTITUTION: A source electrode (202a) and a drain electrode (202b) are formed on a substrate (201). Insulating layers (203,206,208) including an opening part (209) between the source electrode and drain electrode are formed. The insulating layer comprises silicon nitride film or silicon oxide film. A T-type gate electrode (213) is formed at the upper part of the insulating layer. The body part of the T-type gate electrode is formed at the opening part of the insulating film.
Abstract translation: 目的：提供一种高电子迁移率晶体管及其制造方法，通过提供包括具有细小临界尺寸的绝缘膜的高电子迁移率晶体管来提高T型栅电极的稳定性。 构成：在基板（201）上形成源电极（202a）和漏电极（202b）。 形成包括源电极和漏电极之间的开口部分（209）的绝缘层（203,206,208）。 绝缘层包括氮化硅膜或氧化硅膜。 在绝缘层的上部形成T型栅电极（213）。 T型栅极的主体部分形成在绝缘膜的开口部分。
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.025 seconds)
