公开(公告)号：WO2005107349A1

公开(公告)日：2005-11-10

申请号：PCT/EP2005/001493

申请日：2005-02-15

Applicant: SEFAR AG ,  WAGNER, Paul-Heinz ,  HARTL, Thomas

Inventor： WAGNER, Paul-Heinz ,  HARTL, Thomas

IPC: H05K3/46

CPC classification number: H05K3/4664 ,  H05K1/095 ,  H05K3/1216 ,  H05K3/28 ,  H05K2201/09881

Abstract: Die Erfindung betrifft ein Verfahren zum Herstellen einer mit Elektronikbauelementen bestückbaren Multilayer-­Leiterplatte, mit den Schritten: Auftragen einer einem Leiterbahnverlauf (12, 16, 20) entsprechenden, elektrisch leitenden Bemusterung einer Schichtdicke

Abstract translation: 本发明涉及一种用于制造安装电子元件的多层电路板，其包括以下步骤：将一个导体路径场（12，16，20）对应的导电图案形成的，从含有金属的糊<100个微米的层厚度（非导电载体衬底上 10）通过丝网印刷方法，在由抽样导体轨道当然非导电中间空间由通过丝网印刷方法与层厚施加填料材料（14，18，22），特别是确定的顺序填充，绝缘和/或焊料的选择性应用流停止掩蔽材料（24 ），特别是通过丝网印刷方法，在这种情况下用于形成IW填充材料 自由凹陷平坦表面填充采样，用于生产焊接掩模，其中，所述填充材料被选择为使得其粘附二者至载体衬底，以及在掩模材料。

公开(公告)号：WO2005060401A9

公开(公告)日：2005-08-18

申请号：PCT/US2004030857

申请日：2004-09-20

Applicant: MEDCONX INC ,  KENT HAROLD B ,  LEVANTE JAMES J

Inventor： KENT HAROLD B ,  LEVANTE JAMES J

IPC: H05K1/11 ,  H05K3/06 ,  H05K3/24 ,  H05K3/28 ,  H05K3/42

CPC classification number: H02J7/0045 ,  H05K1/11 ,  H05K3/061 ,  H05K3/243 ,  H05K3/28 ,  H05K3/427 ,  H05K2201/0373 ,  H05K2201/0949 ,  H05K2201/09736 ,  H05K2201/09881 ,  H05K2203/072

Abstract: A power transfer pad, having: a non-conductive board having a top and a bottom; a plurality of conductive substrate sections disposed across the top of the non-conductive board; at least one conducting element disposed on each of the conductive substrate sections; a plurality of electrical contacts on the bottom of the non-conductive board, wherein each of the electrical contacts on the bottom of the non-conductive board are in electrical communication with one of the conductive substrate sections on the top of the non-conductive board.

Abstract translation: 一种功率传输垫，具有：具有顶部和底部的非导电板; 多个导电基底部分，设置在所述不导电板的顶部上; 至少一个导电元件，设置在每个导电衬底部分上; 在所述非导电板的底部上的多个电触点，其中所述非导电板的底部上的每个电触点与所述非导电板的顶部上的所述导电衬底部分中的一个电导通 。

公开(公告)号：WO2005002300A1

公开(公告)日：2005-01-06

申请号：PCT/DE2004/000885

申请日：2004-04-27

Applicant: KORSTENS & GOOSSENS GMBH ,  GRÜTER, Ernst-Christoph

Inventor： GRÜTER, Ernst-Christoph

IPC: H05K1/02

CPC classification number: H05K1/0265 ,  H05K1/0203 ,  H05K1/183 ,  H05K2201/0919 ,  H05K2201/09881 ,  H05K2201/09972 ,  H05K2201/10416

Abstract: Die Erfindung betrifft eine Leiterplatte mit zumindest einer nicht leitenden Trägerplat­te (1) mit Bauelementen und Leiterbahnen zur elektrischen Kontaktierung der Bau­elemente, zumindest einer Niederstromschaltungsanordnung (2) zur Einkopplung oder Übertragung niedriger Stromleistungen und zumindest einer Hochstromschal­tungsanordnung (3) zur Einkopplung und/oder Übertragung hoher Stromleistungen. Solche Leiterplatten sind bekannt, weisen jedoch entweder den Nachteil mangeln­ der Flexibilität oder hoher Herstellungskosten auf. Dies ändert die Erfindung dadurch, dass die Hochstromschaltungsanordnung nur in einem Teil der Leiterplatte angeordnet ist und zur Aufnahme der Leiterbahnen (4) und/oder des Kontaktblocks (5) der Hochstromschaltungsanordnung (3) die Trägerplatte (1) wenigstens eine Bauelementaufnahme (6) in Form einer taschenartigen oder durchgängigen Aus­nehmung aufweist, in die die Leiterbahnen (4) und/oder der Kontaktblock (5) der Hochstromschaltungsanordnung (3) eingesetzt ist.

Abstract translation: 本发明涉及一种印刷电路板具有至少一个非导电支撑板（1）高的成分和导体轨迹用于电接触部件中，至少一个低电流的电路结构（2），用于耦合或传输低电流性能和至少一个高电流的电路结构（3），用于耦合和/或传输 当前性能。 这种电路板是已知的，但是具有的任缺乏灵活性或制造成本高的缺点。 这就改变了该高电流的电路结构被设置在所述电路板的仅一部分和用于接收所述带状导体（4）和/或接触块（5）的大电流的电路结构（3），载体板（1）的至少一个组件容器中的本发明（6）中 具有袋状或连续凹部形式到其中的导体轨迹（4）和/或接触块（5）被插入在高电流的电路结构（3）。

公开(公告)号：WO2004054337A1

公开(公告)日：2004-06-24

申请号：PCT/JP2002/012843

申请日：2002-12-09

Applicant: 株式会社野田スクリーン ,  村上 圭一

Inventor： 村上 圭一

IPC: H05K3/28

CPC classification number: H05K3/281 ,  H01L21/4857 ,  H01L23/49822 ,  H01L2924/0002 ,  H05K2201/09881 ,  H05K2203/025 ,  H05K2203/0278 ,  H05K2203/0537 ,  H05K2203/066 ,  H05K2203/085 ,  H05K2203/1152 ,  H05K2203/1536 ,  H01L2924/00

Abstract: A laminate (30) is composed of a printed circuit board having circuit patterns thereon and a semicured resin sheet placed on the printed circuit board. Such laminates (30) and separation films (31) are alternated to form a stack. The stack of the laminates is sandwiched between a pair of flat plates (32) and pressed all at a time in a reduced-pressure atmosphere, and the resin is cured. The cured resin covering the circuit patterns of each laminate is removed by grounding to expose the circuit patterns. Thus a flat printed wiring board with the spaces between the circuit patterns filled with resin is manufactured.

Abstract translation: 层叠体（30）由其上具有电路图案的印刷电路板和放置在印刷电路板上的半成品树脂片构成。 这种层压板（30）和分离膜（31）交替形成堆叠。 层叠体的叠层被夹在一对平板（32）之间，并且在减压气氛中一次压制，树脂固化。 覆盖各层压体的电路图案的固化树脂通过接地去除以露出电路图案。 因此，制造在填充有树脂的电路图案之间具有空间的平面印刷线路板。

公开(公告)号：WO2004021752A1

公开(公告)日：2004-03-11

申请号：PCT/JP2003/004572

申请日：2003-04-10

Applicant: 富士通株式会社 ,  倉科 守 ,  石月 義克 ,  クーレイ エフ・エヌ ,  水越 正孝

Inventor： 倉科 守 ,  石月 義克 ,  クーレイ エフ・エヌ ,  水越 正孝

IPC: H05K3/28

CPC classification number: H05K3/28 ,  H05K3/0023 ,  H05K3/0082 ,  H05K3/4647 ,  H05K2201/0367 ,  H05K2201/09736 ,  H05K2201/09881 ,  H05K2203/0508

Abstract: 本発明は、突起電極が形成された多層ビルドアップ基板上の全面に感光性樹脂を塗布し、感光性樹脂の表面を突起電極上に形成された感光性樹脂が除去されるだけの露光量で露光、現像を行うことにより、突起電極間に感光性樹脂を配設して絶縁でき、かつ、バンプを形成するための突起電極上部を露出させることができる。

Abstract translation: 一种电路板的制造方法，其中形成在多层叠合基板上的突起电极可以绝缘，并且用感光树脂涂覆多层堆积基板的整个表面可以暴露出用于形成凸块的突出电极的上部 ，然后曝光和曝光光敏树脂的表面，只有足够的光照才能去除形成在该侵入电极上的感光树脂，从而将感光树脂布置在突起电极之间。

公开(公告)号：WO0007222A3

公开(公告)日：2000-05-18

申请号：PCT/US9917434

申请日：1999-07-30

Applicant: KULICKE & SOFFA HOLDINGS INC

Inventor： STRANDBERG JAN I ,  CHAZAN DAVID J ,  SKINNER MICHAEL P

IPC: H05K3/26 ,  H01L21/48 ,  H01L23/538 ,  H05K1/02 ,  H05K3/00 ,  H05K3/46 ,  H01L21/44 ,  H01L21/20 ,  H01L21/50

CPC classification number: H01L23/5385 ,  H01L21/4857 ,  H01L23/5383 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2924/3011 ,  H05K1/0271 ,  H05K3/0023 ,  H05K3/0032 ,  H05K3/4602 ,  H05K3/4644 ,  H05K2201/0195 ,  H05K2201/0209 ,  H05K2201/068 ,  H05K2201/09236 ,  H05K2201/093 ,  H05K2201/09536 ,  H05K2201/0959 ,  H05K2201/09781 ,  H05K2201/098 ,  H05K2201/09881 ,  H05K2203/0353 ,  H05K2203/0585 ,  H05K2203/0759 ,  H05K2203/1476 ,  H01L2224/05624 ,  H01L2924/00014 ,  H01L2224/05644 ,  H01L2224/05647

Abstract: A method for forming low-impedance high density deposited-on-laminate (D/L) structures (10) having reduced stress features reducing metallization present on the laminate printed circuit board (12). In this manner, reduced is the force per unit area exerted on the dielectric material (30) disposed adjacent to the laminate material (16) which is typically present during thermal cycling of the structure.

Abstract translation: 一种用于形成具有降低的应力特征的低阻抗高密度叠层（D / L）结构（10）的方法，其减少了层压印刷电路板（12）上存在的金属化。 以这种方式，减小了施加在与层压材料（16）相邻设置的电介质材料（30）上的每单位面积的力，其通常在结构的热循环期间存在。

公开(公告)号：WO1997038563A1

公开(公告)日：1997-10-16

申请号：PCT/US1997005430

申请日：1997-04-10

Applicant: PROLINX LABS CORPORATION

Inventor： PROLINX LABS CORPORATION ,  LAN, James, J., D. ,  CHIANG, Steve, S. ,  WU, Paul, Y., F. ,  XIE, John, Y.

IPC: H05K01/03

CPC classification number: H01L21/486 ,  H01L21/4857 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/48 ,  H01L2224/05553 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/85444 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K3/06 ,  H05K3/205 ,  H05K3/4069 ,  H05K3/445 ,  H05K2201/09881 ,  H05K2203/0323 ,  H05K2203/0733 ,  Y10T29/49165 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: A structure (201) includes a support layer (210) formed of a conductive material, such as a sheet of copper. The support layer has a number of conductive islands (212A...) isolated from other portions of the support layer by isolation gaps (211a...). The support layer (210) is sandwiched between two compound layers (220, 230) each of which is formed of a dielectric layer having a number of via holes (221A..., 231A...) and conductive elements (222A..., 232...A) located in the via holes (221A..., 231A...). The conductive elements (222A..., 232A...) contact the conductive islands (212A...). The structure also includes two conductive layers, (240, 250) formed on the two compound layers (220, 230) such that a trace (241A...) in one of the conductive layers (240, 250) is coupled to a trace (241A) in the other conductive layer (240, 250) through two conductive elements and a conductive island. The support layer can be formed by etching a sheet of conductive materials. The compound layers can be formed by placing a conductive paste in via holes in a dielectric layer. The conductive layers can be formed by lamination followed by etching to form the traces.

Abstract translation: 结构（201）包括由诸如铜片的导电材料形成的支撑层（210）。 支撑层具有通过隔离间隙（211a ...）与支撑层的其它部分隔离的多个导电岛（212A ...）。 支撑层（210）夹在两个化合物层（220,230）之间，每个化合物层由具有多个通孔（221A ...，231A ...）和导电元件（222A ...）的电介质层形成。 ...，232 ... A），位于通孔（221A ...，231A ...）中。 导电元件（222A ...，232A ...）接触导电岛（212A ...）。 该结构还包括形成在两个化合物层（220,230）上的两个导电层（240,250），使得一个导电层（240,250）中的迹线（241A ...）与迹线 （241A）通过两个导电元件和导电岛形成在另一个导电层（240,250）中。 支撑层可以通过蚀刻导电材料片而形成。 可以通过在电介质层中的通孔中放置导电膏来形成化合物层。 可以通过层压形成导电层，随后进行蚀刻以形成迹线。

公开(公告)号：WO9706656A3

公开(公告)日：1997-03-27

申请号：PCT/IB9600764

申请日：1996-07-31

Applicant: PHILIPS ELECTRONICS NV ,  PHILIPS NORDEN AB

Inventor： VAN LOENEN EVERT JAN ,  VAN VEEN GERARDUS NICOLAAS ANN

IPC: H01F41/04 ,  H02K3/26 ,  H02K3/50 ,  H02K15/04 ,  H05K1/02 ,  H05K1/16 ,  H05K3/00 ,  H05K3/10 ,  H05K3/24

CPC classification number: H05K1/0265 ,  H02K3/26 ,  H05K1/165 ,  H05K3/24 ,  H05K2201/0347 ,  H05K2201/098 ,  H05K2201/09881 ,  Y10S310/06 ,  Y10T29/49155

Abstract: The invention relates to a method of manufacturing a pattern of conductors (10) on a polyimide base (1). After the conductors (11) have been formed in known manner ridges (21) of an insulating material are formed in the metal-free zones by applying, exposing and developing a UV-sensitive resist. Subsequently, metal is deposited on the conductors (11), the ridges (21) preventing short-circuits.

公开(公告)号：WO1996002955A1

公开(公告)日：1996-02-01

申请号：PCT/DE1995000830

申请日：1995-06-27

Applicant: ROBERT BOSCH GMBH ,  GRÜNWALD, Werner ,  HAUG, Ralf ,  BURKHART, Thomas ,  MENNIG, Martin ,  SCHMIDT, Helmut

Inventor： ROBERT BOSCH GMBH

IPC: H01R04/04

CPC classification number: H01R4/04 ,  H05K1/181 ,  H05K3/1275 ,  H05K3/321 ,  H05K3/361 ,  H05K2201/0129 ,  H05K2201/09881 ,  H05K2201/10674 ,  H05K2201/10984 ,  H05K2203/0113 ,  H05K2203/0338 ,  H05K2203/0534 ,  H05K2203/1173 ,  Y10T29/53174

Abstract: The invention relates to a process for producing an electrically conductive connection between opposite contact regions of two components to be joined by means of a hot-melt adhesive with electrically conductive particles dispersed in a thermoplastic base material. The hot-melt adhesive (22) is deliberately applied only to the contact regions (16) of at least one of the components (10, 28, 42, 50), which are put together under the effect of heat.

Abstract translation: 本发明涉及一种用于生产两个元件的相对的接触区域以通过分散在热塑性基体材料，其具有熔融粘合剂的导电颗粒的装置连接之间的导电连接。 据设想，该热熔性粘合剂（22）选择性地仅在接触区域（16）的至少一个元件（10，28，42，50）被施加，并且这些在加热条件下进行组装。

公开(公告)号：WO9012482A3

公开(公告)日：1990-12-27

申请号：PCT/GB9000562

申请日：1990-04-11

Applicant: COATES BROTHERS PLC

Inventor： IVORY NICHOLAS ERIC ,  COCKETT MICHAEL ANTHONY ,  WILSON DEREK EDWARD

IPC: H05K3/00 ,  H05K3/06 ,  H05K3/10 ,  H05K3/38 ,  H05K3/46

CPC classification number: H05K3/465 ,  H05K3/0023 ,  H05K3/06 ,  H05K3/107 ,  H05K3/108 ,  H05K3/388 ,  H05K3/4644 ,  H05K2201/0376 ,  H05K2201/09563 ,  H05K2201/09881 ,  H05K2203/054

Abstract: A method of making an insulated patterned layer of an electrically conductive metal includes the steps of: (i) applying a layer of a radiation-curable material (2) to a substrate (1); (ii) imagewise exposing the layer of radiation-curable material to radiation to thereby cure portions (2a) of the layer exposed to such radiation; and (iii) removing the portions (2b) of the layer not exposed to radiation by means of a suitable solvent to thereby produce upon the substrate a patterned layer of cured radiation-curable material; and subsequently introducing electrically conductive metal (4) into the depressions (tracks) in the patterned relief layer.