Abstract:
인쇄 회로 판, IC 기판, 칩 패키지 등의 제조를 위한 복합재 빌드업 재료가 개시된다. 복합재 빌드업 재료는 마이크로비아, 트렌치 및 패드와 같은 회로를 임베딩하는데 적합하다. 복합재 빌드업 재료는 캐리어 층 (1), 보강재를 갖지 않는 수지 층 (2) 및 보강재를 갖는 수지 층 (3) 을 포함한다. 회로 (9) 는 상기 보강재를 갖지 않는 수지 층 (2) 속에 임베딩된다.
Abstract:
기판 상에 솔더 합금 성막을 형성하는 방법으로서, i) 적어도 하나의 내부 층 콘택트 패드를 포함하는 전기 회로를 지닌 표면을 포함하는 기판을 제공하는 단계, ⅱ) 상기 기판 표면상에 배치되고 패턴화되어 적어도 하나의 콘택트 영역을 노출시키는 솔더 마스크 층을 형성하는 단계, ⅲ) 상기 솔더 마스크 층 및 상기 적어도 하나의 콘택트 영역을 포함하는 전체 기판 영역을 상기 기판 표면 상의 금속 시드 층을 제공하는데 적합한 용액과 접촉시키는 단계, ⅳ) 금속 시드 층상에 구조화된 레지시트 층을 형성하는 단계, v) 전도성 층 상에 주석을 함유하는 제 1 솔더 재료 층을 전기도금하는 단계, ⅵ) 상기 제 1 솔더 재료 층 상에 제 2 솔더 재료 층을 전기도금하는 단계, ⅶ) 구조화된 레지스트 층을 제거하고, 솔더 마스크 층 영역으로부터 금속 시드 층을 � ��거하기에 충분한 금속 시드 층의 양을 식각하고 기판을 리플로우하고 그렇게 하면서 금속 시드 층, 제 1 솔더 재료 층 및 제 2 솔더 재료 층으로부터 솔더 합금 성막을 형성하는 단계를 포함하는, 그 기판 상에 솔더 합금 성막을 형성하는 방법이 개시된다.
Abstract:
공지된 방법에 의해 제조된 안테나, 더욱 자세하게는 UHF 범위에서 적용하는 안테나의 전송 특성을 개선하기 위해서, 캐리어 기판 상에 패턴 형성 금속 구조를 제조하는 방법이 제안된다. 이 방법은, 캐리어 기판을 제공하는 단계; 분산 금속을 함유하는 복합재에 의해 캐리어 기판에 패턴을 형성하는 단계; 할로겐화물 이온과 캐리어 기판을 접촉시키는 단계, 및 이후, 복합재에 의해 형성된 패턴 상에 금속 층을 증착하여, 금속 구조를 제조하는 단계를 포함한다.
Abstract:
본 발명은, 기판의 화학적 및/또는 전기화학적 처리, 특히 도전층들의 무전해 석출을 위한 시스템 (8) 에서 플레이트형으로 형성된 기판 (10) 을 운반하는 장치를 개시한다. 이 장치는, 적어도 부분적으로 미네랄 유리로 이루어진 적어도 하나의 회전 운반 요소 (14) 를 포함한다. 게다가, 본 발명은, 상하로 쌍으로 배치되며, 제 1 항 내지 제 11 항 중 어느 한 항에 따른 복수 개의 회전 운반 요소 (14) 를 포함하는 이송 장치에 관한 것으로, 상기 플레이트형으로 형성된 기판 (10) 이 운반 요소 (14) 사이에서 이동가능하다.
Abstract:
본 발명은 처리될 표면이 크롬(III) 이온, 적어도 하나의 인산염 화합물 및 오르가노졸을 포함하는 처리 수용액과 접촉되는 내부식성 코팅층 형성 방법에 관한 것이다. 금속 표면 특히, 전환층을 갖는 아연 및 아연함유 (zinciferous) 표면을 포함하는 표면의 내부식성이 개선된다. 이들 표면의 미적 및 기능적 특징이 유지되고 개선된다. 게다가, 크롬(VI) 을 포함하는 화합물의 사용 및 멀티 스테이지 프로세스와 관련된 공지된 문제가 크롬 이온을 포함하는 패시베이션 층과 실링이 교대로 적용되는 것이 회피된다.
Abstract:
아연 또는 아연 합금층의 증착을 위한 전해질조의 첨가제에 대하여 기술하였다. 상기 첨가제는 말단 아미노기를 갖는 중합체이다. 이들 중합체는 적어도 하나의 디아미노 화합물(두 개의 3기 아미노기를 갖는)과 적어도 하나의 디(유사)할로겐(di(pesedo)halogen) 화합물의 반응에 의해 얻을 수 있고, 상기 디아미노 화합물은 화학량적으로 과량을 사용한다. 특히, 상기 첨가제는 아연 또는 아연 합금층의 증착에서 기포의 형성이 매우 작고 적은 발열뿐만 아니라 층 두께의 균일한 분포에 효과적이다.
Abstract:
본 발명은 인쇄 회로 기판, IC 기판, 반도체 웨이퍼 등의 제조에서 최종 마무리로서 1 ㎛ 이상의 두께를 갖는 주석 및 주석 합금의 무전해 (침적) 도금 방법에 관한 것이다. 본 방법은 구리 접촉 패드와 무전해 도금된 주석 층 사이에 무전해 도금된 구리 희생 층을 이용하며, 이 희생 층은 주석 도금 동안 완전히 용해된다. 본 방법은 두꺼운 주석 층의 무전해 도금 동안 접촉 패드로부터 구리의 원하지 않는 손실을 보상한다.
Abstract:
본 발명은 다층 인쇄 회로 기판의 제조 공정 및 이로써 형성된 아티클, 특히 IC 기판에 관한 것이다. 본 발명의 공정은 개별 공정 단계에서 무기 실리케이트 및 오르가노실란 본딩 혼합물을 이용하여 유전체 재료 및 구리의 층들 사이에 접착성을 제공한다. 상기 공정은 다층 인쇄 회로 기판 및 IC 기판의 내습성은 물론, 기계적 및 열적 스트레스 저항성을 향상시키고, 접착 강도를 개선한다.
Abstract:
The present invention discloses a process for electroless plating of nickel onto copper features of a printed circuit board which suppresses extraneous nickel plating. The process comprises the steps i) activation of the copper features with palladium ions; ii) removal of excessive palladium ions or precipitates formed thereof with a pre-treatment composition comprising at least two different types of acids wherein one type is an organic amino carboxylic acid and iii) electroless plating of nickel.