公开(公告)号：EP0145549B1

公开(公告)日：1988-05-11

申请号：EP84402266.5

申请日：1984-11-09

Applicant: THOMSON-CSF

Inventor： Brault, Roland

IPC: H05K1/00

CPC classification number: H05K1/112 ,  H05K1/0295 ,  H05K1/0298 ,  H05K3/429 ,  H05K2201/09227 ,  H05K2201/09609 ,  H05K2201/09627 ,  H05K2201/09954 ,  H05K2201/10689

公开(公告)号：EP0130430B1

公开(公告)日：1988-03-16

申请号：EP84106836.4

申请日：1984-06-15

Applicant: International Business Machines Corporation

Inventor： Willie, Goff, Jr.

IPC: H05K3/46 ,  H05K3/08

CPC classification number: H05K3/08 ,  H05K1/09 ,  H05K3/325 ,  H05K3/368 ,  H05K2201/0323 ,  H05K2201/09609 ,  H05K2201/10378 ,  Y10T29/49004 ,  Y10T29/49126

公开(公告)号：EP0086961A3

公开(公告)日：1986-03-19

申请号：EP83100521

申请日：1983-01-21

Applicant: MUPAC CORPORATION

Inventor： Leary, Burton ,  Silverio, Shaun

IPC: H05K03/46 ,  H01R23/72

CPC classification number: H05K3/4641 ,  H05K1/0231 ,  H05K1/0287 ,  H05K1/162 ,  H05K3/222 ,  H05K2201/0191 ,  H05K2201/09309 ,  H05K2201/09609 ,  H05K2201/10287 ,  H05K2201/10333

Abstract: A panel board has a first voltage layer sandwiched between two ground layers at a close spacing to produce a large distributed capacitance; the two ground layers are connected by plated-through conductive holes spaced regularly across the board; a second (exposed) voltage layer is connected by regularly spaced plated-through holes to the first voltage layer, increasing the current carrying capacity of, and reducing the resistance across, the board; the plated-through holes are arranged in rows and columns in a pattern permitting the mounting of decoupling capacitors, at any point on the board, in a position parallel to the rows or parallel to the columns; and a socket terminal can be electrically connected directly to the exposed voltage layer or to the exposed ground layer using a ring connector.

公开(公告)号：EP0074303B1

公开(公告)日：1986-02-26

申请号：EP82401565.5

申请日：1982-08-23

Applicant: Rouge, François

Inventor： Rouge, François

IPC: H05K1/00 ,  H05K3/46

CPC classification number: H05K1/0287 ,  H05K1/0298 ,  H05K3/429 ,  H05K2201/09609 ,  H05K2201/09945

公开(公告)号：EP0137694A2

公开(公告)日：1985-04-17

申请号：EP84305874.4

申请日：1984-08-29

Applicant: UNISYS CORPORATION

Inventor： Barrow, Michael

IPC: H05K3/46 ,  H01P3/08 ,  H05K3/30

CPC classification number: H01P3/081 ,  H01P3/088 ,  H05K1/0237 ,  H05K1/024 ,  H05K1/0289 ,  H05K1/0298 ,  H05K3/429 ,  H05K2201/0191 ,  H05K2201/09309 ,  H05K2201/09327 ,  H05K2201/09609

Abstract: A multilayer printed circuit board for TTL logic components provides an approximate 100 ohm characteristic impedance between external microstrip signal lines and internal ground and voltage planes. The addition of two internal microstrip signal plane lines permits a much greater interconnectability capability and also saves a large percentage of spatial area for component mounting while still maintaining the 100 ohm impedance characteristic.

Abstract translation: 用于TTL逻辑元件的多层印刷电路板在外部微带信号线和内部接地和电压平面之间提供约100欧姆的特性阻抗。 两条内部微带信号平面线的添加允许更大的互连能力，并且还可以节省用于部件安装的大部分空间面积，同时仍保持100欧姆的阻抗特性。

公开(公告)号：WO2016197056A1

公开(公告)日：2016-12-08

申请号：PCT/US2016/035907

申请日：2016-06-03

Applicant: KHO, Samuel P.

Inventor： KHO, Samuel P.

IPC: H05K1/02 ,  H05K3/34

CPC classification number: H05K1/0289 ,  H05K1/0215 ,  H05K1/0269 ,  H05K1/09 ,  H05K3/1216 ,  H05K2201/0305 ,  H05K2201/09254 ,  H05K2201/09563 ,  H05K2201/09572 ,  H05K2201/09609 ,  H05K2203/166

Abstract: The present invention relates generally to electric circuit testing, building, or implementing using a breadboard style PCB. Aspects of the present invention include eliminating the need to use hookup wires when building and testing electric circuits on PCBs. In embodiments, a PCB system having rows and columns of signal tie points connected in a breadboard layout and using an embedded wire and a solder bridge to form partial connections between signal tie points. In embodiments, the embedded wire and solder bridge is capable of connecting a column of signal tie points. In embodiments, the embedded wire and solder bridge is capable of connecting a power rail to a signal tie point. Thus, a circuit can be implemented and tested by applying a small amount of solder to the solder bridge without the need for hookup wires.

Abstract translation: 本发明一般涉及使用面包板式PCB的电路测试，构建或实现。 本发明的方面包括在PCB上建立和测试电路时消除了使用连接线的需要。 在实施例中，PCB系统具有以面包板布局连接的信号连接点的行和列，并且使用嵌入的线和焊接桥来形成信号连接点之间的部分连接。 在实施例中，嵌入式线和焊接桥能够连接一列信号连接点。 在实施例中，嵌入式线和焊接桥能够将电力轨连接到信号连接点。 因此，可以通过在焊料桥上施加少量焊料来实现和测试电路，而不需要连接线。

公开(公告)号：WO2016111133A1

公开(公告)日：2016-07-14

申请号：PCT/JP2015/085372

申请日：2015-12-17

Applicant: 株式会社フジクラ

Inventor： 海津　雅洋 ,  市川　雅照

IPC: H05K3/12 ,  H01B1/22 ,  H01B5/14 ,  H01B13/00

CPC classification number: H05K3/4644 ,  H01B1/22 ,  H05K1/115 ,  H05K3/10 ,  H05K3/12 ,  H05K2201/0137 ,  H05K2201/0929 ,  H05K2201/09609 ,  H05K2203/0195 ,  H05K2203/0776 ,  H05K2203/1131

Abstract: 基板２０上に導体層３０を形成する導体層の製造方法は、金属粒子及び金属酸化物粒子の少なくとも一方を含有する前駆体層４２，５２，６２を基板２０上に形成する第１の工程Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ４１，Ｓ４２と、前駆体層４２，５２，６２にパルス電磁波を照射して焼結層４４，５４，６４を形成する第２の工程Ｓ２３，Ｓ３３，Ｓ４３と、焼結層を圧縮する第３の工程Ｓ２４，Ｓ３４，Ｓ４４と、を備え、基板の同一箇所に第１～第３の工程をＮ回（Ｎは２以上の自然数である。）繰り返すことで、導体層を形成し、１回目～Ｎ－１回目の第３の工程は、焼結層の表面を凹凸状に形成することを含んでいる。

Abstract translation: 根据本发明的导体层的制造方法，其中导体层30形成在基板20上，包括：在基板20上形成第一步骤S21，S22，S31，S32，S41和S42， 含有至少金属颗粒或金属氧化物颗粒的前体层42,52和62; 用于通过用脉冲电磁波照射前体层42,42和62来形成烧结层44,54和64的第二步骤S23，S33和S43; 以及用于压缩烧结层的第三步骤S24，S34和S44，其中所述导电层通过在第一至第三步骤中重复N次（其中N为大于或等于2的自然数）重复形成， 衬底，并且第一至第（N-1）第三步骤包括形成烧结层的表面以具有凹陷和突起。

公开(公告)号：WO2015031019A1

公开(公告)日：2015-03-05

申请号：PCT/US2014/050099

申请日：2014-08-07

Applicant: FCI ASIA PTE. LTD ,  FCI AMERICAS TECHNOLOGY LLC

Inventor： BRUNGARD, Thomas ,  PERCHERKE, Michael ,  KOLIVOSKI, Christopher J. ,  GIESKI, Christopher S. ,  EPPLEY, Nazareth ,  COPPER, Charles ,  GOOSSENS, Thierry

IPC: H01R12/71 ,  H01R13/11

CPC classification number: H01R12/7088 ,  H01R12/585 ,  H01R13/113 ,  H01R13/41 ,  H05K1/116 ,  H05K3/306 ,  H05K2201/09609 ,  H05K2201/0979 ,  H05K2201/10189 ,  Y10T29/49147

Abstract: In accordance with one embodiment, an electrical connector can be mounted to a first printed circuit board to obtain a first current capacity, and the electrical connector can be mounted to a second printed circuit board to obtain a second current capacity that is lower than the first current capacity.

Abstract translation: 根据一个实施例，电连接器可以安装到第一印刷电路板以获得第一电流容量，并且电连接器可以安装到第二印刷电路板以获得低于第一印刷电路板的第二电流容量 当前容量。

公开(公告)号：WO2014199591A1

公开(公告)日：2014-12-18

申请号：PCT/JP2014/002934

申请日：2014-06-03

Applicant: パナソニックIPマネジメント株式会社

Inventor： 藤田　卓 ,  塩崎　亮佑 ,  樫野　祐一 ,  渡邊　健太郎

IPC: H01P5/02 ,  H01L23/02 ,  H01L23/12 ,  H01P1/04 ,  H01P3/08

CPC classification number: H01P3/08 ,  H01L23/66 ,  H01L2924/0002 ,  H01P1/04 ,  H01P5/02 ,  H01P5/028 ,  H05K1/0222 ,  H05K2201/09609 ,  H01L2924/00

Abstract: 　伝送特性の劣化を抑制し、小型化できるマイクロ波回路を提供する。第１の伝送線路と、第２の伝送線路と、第１の伝送線路と第２の伝送線路とに接続され、第１の伝送線路の線路幅及び第２の伝送線路の線路幅と線路幅が異なる第３の伝送線路と、第１の伝送線路、第２の伝送線路、及び第３の伝送線路を、所定の間隔を隔てて包囲する第１の接地導体と、を備える。

Abstract translation: 提供一种具有减小的尺寸并且抑制了传输特性劣化的微波电路。 微波电路设有：第一传输线; 第二传输线; 第三传输线，其连接到第一传输线和第二传输线，并且具有不同于第一传输线的线宽和第二传输线的线宽的线宽; 以及第一接地导体，其围绕所述第一传输线，所述第二传输线和所述第三传输线在所述接地导体和所述线之间具有预定的空间。

公开(公告)号：WO2013139470A3

公开(公告)日：2014-06-26

申请号：PCT/EP2013000832

申请日：2013-03-19

Applicant: GIESECKE & DEVRIENT GMBH

Inventor： BALDISCHWEILER MICHAEL ,  BOHN CARSTEN

IPC: H05K1/11 ,  G06K19/077 ,  H05K1/09 ,  H05K1/16 ,  H05K3/00 ,  H05K3/12 ,  H05K3/40

CPC classification number: H05K1/116 ,  G06K19/0772 ,  G06K19/07754 ,  H05K1/092 ,  H05K1/165 ,  H05K3/0035 ,  H05K3/0038 ,  H05K3/1216 ,  H05K3/1233 ,  H05K3/4069 ,  H05K2201/0266 ,  H05K2201/0394 ,  H05K2201/09563 ,  H05K2201/09609 ,  H05K2201/09709 ,  H05K2201/0979 ,  H05K2201/09854 ,  H05K2201/10098 ,  H05K2203/1453

Abstract: A substrate (1) for a portable data carrier (10) comprises an electrical component (2, 3), such as an antenna, which has two parts applied on mutually opposite surfaces of the substrate (1). The parts of the electrical component (2, 3) comprise an electrically conductive material and are electrically conductively connected to one another in through-plating regions (4, 5, 6, 7) of the substrate (1) through perforations (8, 13) of the substrate (1). The perforations (8, 13) are produced by means of a laser and have a maximum width of a maximum of 20 μm. A through-plating region (4, 5, 6, 7) preferably has a multiplicity of perforations (8, 13) distributed over the through-plating region (4, 5, 6, 7).

Abstract translation: 一种用于便携式数据载体（10），基板（1）包括一个电气部件（2，3）如具有两个基板的相对表面上的天线（1）应用部分。 电气部件的部件（2，3）包括导电材料并且在Durchkontaktierungsbereichen（4，5，6，7）通过导电连接到彼此的基板（1）的基板（1）通过的开口（8，13）的 ， 所述开口（8，13）是由激光制成并具有至多20个μι.eta的最大宽度; 上。 优选地，通过一个连接（4，5，6，7）具有多个通过连接分布在所述开口（8，13）（4，5，6，7）。