公开(公告)号：KR1019980047270A

公开(公告)日：1998-09-15

申请号：KR1019960065746

申请日：1996-12-14

Applicant: 한국전자통신연구원

Inventor： 윤용선 ,  백규하 ,  남기수

IPC: H01L29/786

Abstract: 본 발명은 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것으로, 소오스/드레인을 자기정렬방식 및 확산방식으로 형성하여 드레인 전류의 바이어스 비대칭성을 줄이고, 얕은 접합을 이룰 수 있게 하며, 그 면적을 최대한 줄일 수 있게 하는 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것이다.

公开(公告)号：KR1019980044524A

公开(公告)日：1998-09-05

申请号：KR1019960062617

申请日：1996-12-06

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  박민 ,  김천수 ,  남기수

IPC: H01F17/00

Abstract: 무선주파수 집적회로(Radio Frequency Integrated Circuits) 설계에서 임피던스 정합을 위해 사용되는 인덕터 및 그 제조 방법에 관한 것으로서, 본 발명에 따라 제공되는 집적형 인덕터 소자에 있어서는, 인덕터 배선 주위에 전극을 추가 배치하고, 기판과 전극 사이에 역전압을 인가하므로써, 기판 내부에 공핍층을 형성한다. 따라서 기판 변환이 이루어져 인덕터 금속선과 기판사이의 기생 커패시턴스를 감소시킴으로써 향상된 성능을 가진 인덕터를 제조할 수 있다. 본 발명은 또한 금속배선 및 패드를 가진 다른 반도체 소자에도 적용될 수 있다.

公开(公告)号：KR1019980039198A

公开(公告)日：1998-08-17

申请号：KR1019960058192

申请日：1996-11-27

Applicant: 한국전자통신연구원

Inventor： 이대우 ,  노태문 ,  백규하 ,  구진근 ,  남기수

IPC: H01L27/06

Abstract: 본 발명은 반도체 소자 제조 방법에 관한 것으로, 종래에는 게이트와 n- 확산영역을 완전히 중첩시키기 위해 주로 산화막 측벽폭을 이용하여 역 T형 구조로 게이트를 만들었으며, 공정이 매우 복잡한 단점이 있었다. 이러한 문제점을 해결하기 위해 게이트와 n- 혹은 p- 확산 영역을 완전히 중첩시키기 위해 게이트 채널 영역을 U형 혹은 V형으로 형성하여 게이트 가장자리와 중첩된 부위의 산화막 두께를 차별화하는 공정을 수행함으로써 종래의 LDD 구조보다 높은 전류 구동력과 신뢰성 특성이 개선될 뿐만 아니라, 종래의 중첩 소자보다는 게이트 전극 가장자리의 산화막 두께를 공정상에서 조절하여 게이트와 n- 혹은 p- 확산 영역간의 중첩 캐패시턴스(overlap capacitance)를 감소시켜 소자의 성능을 향상시킬 수 있는 모스페트(MOSFET) 중첩 소자 제조 방법이 제시된다.

公开(公告)号：KR1019980035184A

公开(公告)日：1998-08-05

申请号：KR1019960053461

申请日：1996-11-12

Applicant: 한국전자통신연구원

Inventor： 김종대 ,  박문양 ,  구진근 ,  남기수

IPC: H01L29/739

Abstract: 본 발명은 MOS 전력소자의 제조방법에 관한 것으로서, 종래 높은 항복전압을 갖는 고전압 전력소자에서 문제점으로 지적되는 채널과 드리프트 영역의 높은 on-저항값을 감소시킬 수 있는 전력소자의 제조방법을 제시하였는데 그 방법은 드리프트 영역 위의 필드산화막의 일부를 제거함으로써 다른 어떠한 공정에 의한 것보다도 채널과 드레인영역 사이의 거리를 짧게 하고 드리프트영역에 드레인 접점 면적을 크게 할 수 있어서 on-저항값을 향상시킬 수 있고 또한 드리프트영역 위에 필드산화막의 일부를 제거함에 따라 드리프트영역 표면에 얇은 P-층을 쉽게 형성시켜 소오스와 연결시킨 이중 표면전장감소(RESURF) 원리를 이용하여 on-저항값을 개선할 수 있으며 더우기 P-층 위에 필드산화막이 제거된 후 단지 층간절연막이 증착되므로 P-층 위의 접점 공� �이 다른 접점 공정과 일치하게 된다.

公开(公告)号：KR100138874B1

公开(公告)日：1998-06-01

申请号：KR1019940036334

申请日：1994-12-23

Applicant: 한국전자통신연구원

Inventor： 송윤호 ,  박경호 ,  남기수

IPC: H01L21/334

Abstract: 본 발명은 고화질의 액티브 매트릭스 액정표시장치(active matrix LCD)에서 패널의 픽셀 스위치(pixel switch) 또는 주변 구동집적회로(drive IC)에 유용한 다결정 실리콘 박막 트랜지스터(polysilicon thin film transistor)를 제조하는 방법에 관한 것이다.
본 발명은 박막 트랜지스터의 채널영역인 다결정 실리콘박막의 형성을 위한 비정질 실리콘의 고상결정화 공정을 고압의 산소분위기에서 수행함으로써, 결정핵 생성 및 결정립 공정을 짧은 시간내에 유도하여 전체적인 고상결정화 열처리 시간을 단축함과 동시에 균일한 결정립을 가진 양질의 다결정 실리콘으로 이루어진 채녈영역을 형성한다.

公开(公告)号：KR100125060B1

公开(公告)日：1997-10-01

申请号：KR1019930028480

申请日：1993-12-18

Applicant: 한국전자통신연구원

Inventor： 안근영 ,  박경호 ,  남기수 ,  강상원

IPC: H01L21/30

公开(公告)号：KR1019970056142A

公开(公告)日：1997-07-31

申请号：KR1019950053689

申请日：1995-12-21

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성모 ,  이행우 ,  신희천 ,  여순일 ,  곽명신 ,  남기수

IPC: H04L7/00

Abstract: 본 발명은 동기식 다중화 구조의 하위 계층에서 포인터 생성회로에 관한 것으로서, 종래의 포인터 생성회로에 업/다운 카운터를 이용한 포인터 값 생성수단과, 3개의 프레임을 래치하여 포인터를 비교하는 3프레임 래치 및 포인터 비교수단을 부가하여 업 카운터와 다운 카운터의 병렬 연결로 데이타의 유효성을 향상시킬 수 있고, 연속적인 오류에 대해서 잘못된 포인터 값을 생성하는 문제점을 3개의 프레임과 다운 카운터 방법으로 비교하여 포인터를 생성하므로서 포인터 값의 신뢰성을 개선한 것이다.

公开(公告)号：KR1019970052918A

公开(公告)日：1997-07-29

申请号：KR1019950053652

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 이재진 ,  이해권 ,  서경수 ,  남기수

IPC: H01L21/318

Abstract: 본 발명은 초음파를 가하여 균일한 질소 래디칼을 얻기 위한 질화갈륨 박막 제조방법에 관한 것으로서, 그 특징은 질화갈륨 박막 제조방법에 있어서, 고음전압을 가할 수 있는 원추형 챔버를 형성하는 제1과정과, 필라멘트에 의한 프라즈마를 형성하는 제2과정과, 자체 구조에 의해 프라즈마를 추출하는 제3과정 및 상기 제3과정과 동시에 기판에 초음파를 가하는 제4과정을 포함하여 균일도를 높이며 질화물 반도체 박막의 질을 향상시키는 데에 있으므로, 본 발명은 질화갈륨 박막 성장 중 기판에 가한 초음파에 의하여 부착력이 향상되므로 기존의 부착력이 낮아 성장이 어려웠던 물질의 성장이 가능하여지고, 부착계수를 증가시킬 수 있어 결정 성장 중성장 압력을 충분히 낮춘 상태에서 성장 박막의 질을 향상시킬 수 있고 소오스를 절감할 수 있다는 데에 그 효과가 있다.

公开(公告)号：KR1019970051983A

公开(公告)日：1997-07-29

申请号：KR1019950052669

申请日：1995-12-20

Applicant: 한국전자통신연구원

Inventor： 이재진 ,  이해권 ,  남기수

IPC: H01L21/20

Abstract: 본 발명은 극 박막소자 제조 방법에 관한 것으로서, 반절연성의 갈륨 비소 화합물 반도체 기판상에 상기 갈륨 비소와 식각 선택비가 큰 알루미늄 비소로 이루어진 희생층, 갈륨 비소 또는 갈륨 비소와 알루미늄 갈륨 비소의 초격자 구조로 이루어진 완충층, 실리콘이 도핑된 갈륨 비소층으로 이루어진 채널층으로 순착적으로 결정 성장하는 공정과, 상기 채널층의 소정부분을 상기 완충층이 노출되도록 제거하여 소자를 분리하는 공정과, 상기 완충층과 채널층의 상부에 감광막을 도포한 후 노광 및 현상하여 상기 완충층을 노출시키는 공정과, 상기 완충층을 상기 희생층이 노출되도록 식각하는 공정과, 상기 감광막의 상부에 여분의 웨이퍼를 부착하고 상기 희생층을 제거하여 소자를 기판으로 부터 분리하는 공정과, 상기 완충층의 노출면에 패키지 할 때 열 방출을 효율적으로 할 수 있는 열방출층을 형성하는 공정과, 상기 열방출층의 표면에 열전도성이 좋은 열전도기판을 부착하고 상기 감광막을 제거하는 공정을 구비한다.
따라서, 본 발명은 동시에 칩을 분리 할 수 있으며, 이렇게 분리된 칩은 두께가 수 마이크로 미터로 줄어들므로 열방출을 효율적으로 할 수 있어 전력소자의 성능을 향상시킬 수 있다.

公开(公告)号：KR1019970009978B1

公开(公告)日：1997-06-19

申请号：KR1019930028483

申请日：1993-12-18

Applicant: 한국전자통신연구원

Inventor： 유병곤 ,  송윤호 ,  남기수

IPC: H01L21/316 ,  H01L21/31

Abstract: A fabrication method of low-temperature oxide for forming a gate is provided to form the low-temperature oxide of good quality. The method comprises the steps of: growing a first oxide layer(20) on a silicon wafer(10) by high-pressure oxidation at 600 deg.C in O2 gas; and depositing a second oxide layer(30) on the first oxide layer(20) by PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure CVD) or sputtering method at low-temperature less than 600 deg.C. Thereby, it is possible to increase mobility and decrease an oxidation time by forming the low-temperature oxide of good quality.2

Abstract translation: 提供用于形成栅极的低温氧化物的制造方法以形成质量好的低温氧化物。 该方法包括以下步骤：在氧气中在600℃下通过高压氧化在硅晶片（10）上生长第一氧化物层（20）; 以及通过PECVD（Plasma Enhanced Chemical Vapor Deposition，等离子增强化学气相沉积），LPCVD（Low Pressure CVD）或溅射法在低于600℃的低温下在第一氧化物层（20）上沉积第二氧化物层（30）。 因此，可以通过形成质量好的低温氧化物来提高迁移率并减少氧化时间