트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자
    11.
    发明授权
    트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 有权
    트랜치소자분리방법,트랜치를포함하는반도체자자의제조방법및그에따라제조된반도자

    公开(公告)号:KR100366619B1

    公开(公告)日:2003-01-09

    申请号:KR1020000018901

    申请日:2000-04-11

    CPC classification number: C09G1/02 C09K3/1463 H01L21/31053 H01L21/76224

    Abstract: Trench isolation methods for integrated circuits may reduce irregularities in the formation of an isolation layer through use of a high selectivity chemical-mechanical polishing (CMP) operation. In particular, a substrate surface is etched to form a trench. An insulation layer is then formed on the substrate surface and in the trench. The insulation layer is chemical-mechanical polished using a slurry that includes a CeO2 group abrasive to form an isolation layer in the trench. The CMP selectivity ratio of a slurry that includes a CeO2 group abrasive may be sufficient to allow the substrate surface to be used as a CMP stop. As a result, a more consistent level of polishing may be maintained over the substrate surface, which may result in a more uniform thickness in the isolation layer.

    Abstract translation: 通过使用高选择性化学机械抛光(CMP)操作,用于集成电路的沟槽隔离方法可以减少形成隔离层的不规则性。 具体地,蚀刻衬底表面以形成沟槽。 然后在衬底表面和沟槽中形成绝缘层。 使用包含CeO 2基研磨剂的浆料对绝缘层进行化学机械抛光以在沟槽中形成隔离层。 包含CeO 2基团研磨剂的浆料的CMP选择性比率可能足以允许将衬底表面用作CMP停止剂。 结果,可以在衬底表面上保持更一致的抛光水平,这可以导致隔离层中更均匀的厚度。

    반도체 소자의 층간 절연막 평탄화 방법

    公开(公告)号:KR100363093B1

    公开(公告)日:2002-12-05

    申请号:KR1020000043680

    申请日:2000-07-28

    Abstract: 반도체 소자의 층간 절연막 평탄화 방법을 제공한다. 본 발명은 복수개의 단위 셀들이 형성된 셀 블록들과 그 주위의 다른 영역을 포함하는 칩 영역이 복수개 형성된 반도체 기판의 전면에 상기 셀블록들 상의 고단차 영역과 다른 영역 상의 저단차 영역을 가지는 층간 절연막을 형성한다. 이어서, 상기 층간 절연막 상에 상기 고단차 영역을 노출시키는 셀 오픈 영역을 갖는 마스크 패턴을 형성 한 후, 이를 식각 마스크로 상기 고단차 영역을 부분 식각하여 고단차 영역과 저단차 영역의 단차를 줄인다. 상기 식각 마스크로 이용된 마스크 패턴을 제거한 후, 상기 부분식각된 고단차 영역과 저단차 영역의 층간 절연막을 화학기계적연마하여 평탄화한다. 특히, 본 발명은 상기 셀 오픈 영역의 모양이나 면적을 셀 블록별로 다르게 하거나, 하나의 셀 블록 내에서도 상기 셀 블록의 엣지로부터의 이격거리를 서로 다르게 형성하여 칩 영역의 전체에 걸쳐 연마 균일도를 향상시킬 수 있다.

    백색 신호 성분을 구하고 영상의 밝기를 조절하는 방법 및 장치
    14.
    发明授权
    백색 신호 성분을 구하고 영상의 밝기를 조절하는 방법 및 장치 有权
    用于产生白色分量并用于控制显示装置中的亮度的方法和装置

    公开(公告)号:KR100314097B1

    公开(公告)日:2001-11-26

    申请号:KR1019990043481

    申请日:1999-10-08

    CPC classification number: G09G5/02 H04N9/646 H04N9/67

    Abstract: 본발명은백색신호성분을구하고영상의밝기를조절하는방법및 장치에관한것으로, 본발명에의하면, 본발명은입력영상에대해색순도가유지되는 RGB 밝기증가분을벡터적으로계산하고, 이들 RGB 증가분값들중 최소값을 R,G,B 성분에서차감하여이를백색성분의입력값으로활용하였으며, 백색차감량이외의 RGB 증가분값들을입력 RGB 신호에더함으로서, 무채색방향이아닌원래색의방향으로의밝기증가분을얻어, 평판판넬디스플레이등의칼라필터를이용하여색을표현하는칼라디스플레이장치등에서밝기를증가시키기위해백색성분을추가로사용하게하여, 이경우무채색성분의추가로인한영상의색순도저하를막을수 있게한다. 즉 RGB와같은 3색계에서백색성분을포함하는 4색계로의신호변환수행시간단하고효과적인백색성분의추출과아울러밝기증가와색순도유지를가능하게하여, 칼라디스플레이장치등의영상처리시스템의성능을증가할수 있게된다.

    반도체 장치의 얼라인 키 형성방법
    15.
    发明授权
    반도체 장치의 얼라인 키 형성방법 失效
    用于形成半导体器件的对准键的方法

    公开(公告)号:KR100170734B1

    公开(公告)日:1999-03-30

    申请号:KR1019960001398

    申请日:1996-01-23

    Abstract: 반도체 장치에 관한 것으로, 특히 CMP(Chemical Mecanical Polishing) 평탄화 공정과 단차를 이용하여 사진식각 공정의 정렬(alignment)에 잇점이 있는 얼라인 키(ALIGN KEY) 형성 방법에 관한 것이다.
    본 발명에 의한 반도체 장치의 얼라인 키(Align Key) 형성방법은, 막질에 따라 CMP의 리무벌 레이트(Removal Rate)가 변하는 특징을 이용하여 불투광성 물질과의 선택비를 가지는 물질을 이용하여 포토 얼라인 키를 형성함으로써 슬러리에 의한 오염 문제를 해결할 수 있다.

    화학적 기계적 폴리싱장치
    16.
    发明公开
    화학적 기계적 폴리싱장치 无效
    化学机械抛光装置

    公开(公告)号:KR1019980065685A

    公开(公告)日:1998-10-15

    申请号:KR1019970000798

    申请日:1997-01-14

    Inventor: 김정엽

    Abstract: 본 발명은 화학적 기계적 폴리싱(Chemical Mechanical Polishing) 장치에 관해 개시한다.
    웨이퍼를 웨이퍼 캐리어에 장착한 후 웨이퍼의 폴리싱 패드면을 향해 노출되는 두께를 조절할 수 있는 수단을 리테이닝 링에 구비하고 있는데, 상기 수단은 외부에서 인가되는 조건에 따라 두께가 달라지는 물질층일 수도 있고 스크류나 레버의 원리를 이용하는 기계적 수단 또는 스텝 모터일 수도 있다. 이러한 수단을 한번 CMP장치에 장착되면 더 이상의 CMP장치의 분해와 조립을 요하지 않고 장치에 장착된 상태에서 상기 리테이닝 링의 높이를 조절하여 결국에는 웨이퍼의 상기 리테이닝 링의 밖으로 돌출되는 두께를 조절할 수 있다.
    따라서 웨이퍼의 돌출되는 두께를 설정하는 시간이 짧아져서 CMP장치의 스탠바이 시간이 단축되므로 반도체장치의 생산성이 높아진다.

    웨이퍼 캐리어
    17.
    发明公开

    公开(公告)号:KR1019970018333A

    公开(公告)日:1997-04-30

    申请号:KR1019950031660

    申请日:1995-09-25

    Abstract: 웨이퍼 캐리어에 대해 기재되어 있다. 이는 단차가 존재하는 구조물이 형성된 웨이퍼와, 상기 웨이퍼에 형성된 단차가 존재하는 구조물을 폴리싱할 때 상기 웨이퍼를 고정시킬 때 웨이퍼 캐리어를 구비하는 반도체장치에 있어서, 상기 웨이퍼의 국부적 온도를 조절하기 위해 상기 웨이퍼 캐리어에 가열부 및 냉각수를 부착하는 것을 특징으로 한다.
    따라서, 본 발명은 웨이퍼 캐리어에 가열부와 냉각수 시스템을 부착하여(웨이퍼 전체 혹은 필요한 부분에) 웨이퍼의 원하는 부분의 온도를 조절할 수 있는 방법에 관한 것이다.

    근거리 무선 통신 칩의 펌웨어 업데이트 방법 및 이를 구현하는 전자 시스템
    18.
    发明公开
    근거리 무선 통신 칩의 펌웨어 업데이트 방법 및 이를 구현하는 전자 시스템 审中-实审
    更新近场通信芯片的固件的方法和执行其的电子系统

    公开(公告)号:KR1020150054380A

    公开(公告)日:2015-05-20

    申请号:KR1020130136757

    申请日:2013-11-12

    Abstract: 근거리무선통신(Near Field Communication; NFC) 칩의펌웨어업데이트방법에있어서, 응용프로세서(Application Processor; AP)가펌웨어이미지파일(firmware image file)에포함되는메타데이터를 NFC 칩에제공하고, NFC 칩이메타데이터의무결성(integrity)을검증하여인증(certification) 성공신호및 인증실패신호중의하나를응용프로세서에제공하고, 응용프로세서가인증성공신호를수신하는경우펌웨어이미지파일에포함되는펌웨어데이터를 NFC 칩에제공한다.

    Abstract translation: 本发明涉及一种用于更新近场通信(NFC)芯片的固件的方法。 该方法包括:应用处理器(AP)提供包括在NFC芯片的固件图像文件中的元数据的步骤; NFC芯片验证元数据的完整性以向AP发送认证成功信号或认证失败信号的步骤; 以及其中应用处理器在接收到认证成功信号时提供包括在NFC芯片的固件映像文件中的固件数据的步骤。

    씨엠피용 슬러리의 공급 방법 및 장치
    19.
    发明授权
    씨엠피용 슬러리의 공급 방법 및 장치 失效
    씨엠피용슬러리의공급방법및장치

    公开(公告)号:KR100393204B1

    公开(公告)日:2003-07-31

    申请号:KR1020000026182

    申请日:2000-05-16

    CPC classification number: B24B37/04 B24B1/04 B24B57/02

    Abstract: In method and apparatus for supplying a slurry for a chemical mechanical polishing (CMP) process, a slurry pre-treatment is provided for minimizing the size of abrasive particles in the slurry. In the slurry supplying method, after applying acoustic energy to the slurry to de-agglomerate agglomerated abrasive particles within the slurry, any remaining oversized abrasive particles having a diameter greater than a reference size are filtered out from the slurry. The acoustic energy application step and the filtering step are repeatedly performed for a predetermined time period while circulating the slurry. The slurry supplying apparatus includes a tank for holding a slurry, acoustic energy sources for applying acoustic energy to the slurry held within the tank, a slurry circulating line for circulating the slurry drawn out of the tank, which is connected to the tank, a filter for filtering out abrasive particle clumps having a diameter greater than a reference size from the slurry, which is disposed in the slurry circulating line, and a slurry supplying line for supplying the slurry from the slurry circulating line to a CMP equipment.

    Abstract translation: 在供应用于化学机械抛光(CMP)过程的浆料的方法和设备中,提供浆料预处理以最小化浆料中的磨粒的尺寸。 在浆料供应方法中,在向浆料施加声能以使浆料内的团聚磨粒解凝聚之后,从浆料滤出任何剩余的具有大于参考尺寸的直径的超大磨料颗粒。 在使浆料循环的同时,重复执行声能施加步骤和过滤步骤预定的时间段。 浆料供应装置包括用于容纳浆料的容器,用于向容纳在容器内的浆液施加声能的声能源,用于使从容器中抽出的浆液循环的浆液循环管线,该容器连接到容器,过滤器 用于从设置在浆料循环管线中的浆料中滤出直径大于参考尺寸的磨粒团块和用于将浆料从浆料循环管线供应到CMP设备的浆料供应管线。

    반도체 소자의 콘택패드 형성방법
    20.
    发明公开
    반도체 소자의 콘택패드 형성방법 失效
    用于制造半导体器件接触片的方法

    公开(公告)号:KR1020020036580A

    公开(公告)日:2002-05-16

    申请号:KR1020000066828

    申请日:2000-11-10

    CPC classification number: H01L21/76897 H01L21/76895

    Abstract: PURPOSE: A method for fabricating a contact pad of a semiconductor device is provided to simplify a fabricating process, by omitting a dry etch process performed after a conductive material for a contact pad is deposited and by reducing two chemical mechanical polishing(CMP) processes to one process. CONSTITUTION: A gate structure(120) including a gate upper insulation layer(122) is formed on a semiconductor substrate(100). A stopping layer(104) is formed along a step on the entire surface of the semiconductor substrate by a blanket method. An interlayer dielectric(106) is deposited on the semiconductor substrate having the stopping layer. The interlayer dielectric is planarized to expose at least the gate upper insulation layer by using a material having high selectivity regarding the gate upper insulation layer and the interlayer dielectric. The interlayer dielectric in a region of the contact pad in the semiconductor substrate is etched by performing a photolithography process regarding the semiconductor substrate. The conductive material for the contact pad covering the entire surface of the semiconductor substrate is deposited. A planarization process is performed by using a material having high selectivity regarding the gate upper insulation layer and the conductive material for the contact pad.

    Abstract translation: 目的:提供一种用于制造半导体器件的接触焊盘的方法,以简化制造工艺,省略在用于接触焊盘的导电材料沉积之后进行的干蚀刻工艺,并且通过将两个化学机械抛光(CMP)工艺减少到 一个过程 构成:在半导体衬底(100)上形成包括栅极上绝缘层(122)的栅极结构(120)。 在半导体衬底的整个表面上通过毯式方法沿着台阶形成停止层(104)。 在具有停止层的半导体衬底上沉积层间电介质(106)。 通过使用对栅极上绝缘层和层间电介质具有高选择性的材料,使层间电介质平坦化以至少露出栅极上绝缘层。 通过对半导体衬底进行光刻处理来蚀刻半导体衬底中的接触焊盘的区域中的层间电介质。 覆盖覆盖半导体基板的整个表面的接触焊盘的导电材料被沉积。 通过使用对栅极上绝缘层和用于接触焊盘的导电材料具有高选择性的材料来进行平坦化处理。

Patent Agency Ranking