公开(公告)号：KR1020170086307A

公开(公告)日：2017-07-26

申请号：KR1020160005988

申请日：2016-01-18

Applicant: 삼성전자주식회사

Inventor： 김동석 ,  김유덕 ,  이슬기 ,  조경순

IPC: H05K1/02 ,  H05K3/46 ,  H05K3/32 ,  H01L21/56 ,  H01L23/538

CPC classification number: H01L23/49822 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/3128 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49866 ,  H01L24/17 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/16113 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2924/00014 ,  H01L2924/15747 ,  H01L2924/00 ,  H01L2224/45099

Abstract: 반도체패키지의두께를감소시키면서도신뢰성을향상시킬수 있는인쇄회로기판, 이를가지는반도체패키지, 및인쇄회로기판의제조방법을제공한다. 본발명에따른인쇄회로기판은, 적어도하나의베이스층을가지는기판베이스, 적어도하나의베이스층의상면및 하면에배치되며각각배선패턴을가지는다층의배선레이어(layer)를포함하며, 다층의배선레이어중 적어도하나의층의배선레이어가가지는배선패턴을이루는도전물질의탄성계수는적어도하나의다른층의배선레이어가가지는배선패턴을이루는도전물질의탄성계수보다작은값을가진다.

Abstract translation: 一种印刷电路板，具有该印刷电路板的半导体封装以及一种制造印刷电路板的方法，其能够在减小半导体封装的厚度的同时提高可靠性。 根据本发明的印刷电路板包括具有至少一个基底层的基底基底，设置在至少一个基底层的上表面和下表面上并且每个具有布线图案的多层布线层， 构成至少一个层的布线层的布线图案的导电材料的弹性模量比构成其他布线层中的至少一个的布线图案的导电材料的弹性模量小。

公开(公告)号：KR1020170006944A

公开(公告)日：2017-01-18

申请号：KR1020150098409

申请日：2015-07-10

Applicant: 삼성전자주식회사

Inventor： 김유덕 ,  이슬기 ,  조경순 ,  박다희

IPC: H01L23/13 ,  H01L23/051

CPC classification number: H01L23/49838 ,  H01L21/4853 ,  H01L21/561 ,  H01L21/565 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/562 ,  H01L24/05 ,  H01L24/06 ,  H01L24/14 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/16245 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48247 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2224/45099

Abstract: 본발명의기판구조체는베이스기판, 상기베이스기판상에로우(row) 방향및 컬럼(column) 방향으로구획되고서로떨어져배치된복수개의단위기판영역들. 및상기단위기판영역들사이에위치하는더미기판영역들을포함하되, 상기단위기판영역들의중심점들간의피치는서로다른것을특징으로한다.

Abstract translation: 基板结构可以包括基底基板，多个单元基板区域，其布置在基底基板上，一行或多列并且彼此间隔开，以及单元基板区域之间的虚设基板区域。 在行方向或列方向上，单位基板区域中的两个相邻的单位基板区域的中心点之间的第一间距和单位基板区域中的两个相邻的第二单位基板区域的中心点之间的第二间距彼此不同 。

公开(公告)号：KR1020120122137A

公开(公告)日：2012-11-07

申请号：KR1020110040140

申请日：2011-04-28

Applicant: 삼성전자주식회사

Inventor： 조경순 ,  목승곤 ,  이관재 ,  정재민

IPC: H01L23/60 ,  H01L23/48

CPC classification number: G02F1/133 ,  H01L23/3121 ,  H01L24/73 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2924/01322 ,  H01L2924/3025 ,  H01L23/481 ,  H01L23/48 ,  H01L2924/00012 ,  H01L2924/00

Abstract: PURPOSE: A semiconductor package device is provided to improve reliability and durability by protecting a semiconductor chip against static electricity or physical impact. CONSTITUTION: A substrate(10) supports a semiconductor chip. One terminal is formed on a substrate and is electrically connected to a semiconductor chip. A first encapsulating material(40) includes a voltage sensitive material which is changed from insulation property to conductivity if a threshold voltage is applied. An electrostatic induction terminal(22) induces static electricity from the first encapsulating material to the outside. An electrostatic shield member(50) is installed between the first encapsulating material and the electrostatic induction terminal and induces static electricity to the electrostatic induction terminal.

Abstract translation: 目的：提供半导体封装器件，通过保护半导体芯片免受静电或物理影响，提高可靠性和耐用性。 构成：衬底（10）支撑半导体芯片。 一个端子形成在基板上并与半导体芯片电连接。 第一封装材料（40）包括电压敏感材料，如果施加阈值电压，该敏感材料从绝缘性能变为导电性。 静电感应端子（22）从第一封装材料向外部引起静电。 静电屏蔽构件（50）安装在第一封装材料和静电感应端子之间，并且对静电感应端子产生静电。

公开(公告)号：KR1020120032793A

公开(公告)日：2012-04-06

申请号：KR1020100094318

申请日：2010-09-29

Applicant: 삼성전자주식회사

Inventor： 조경순 ,  김창수 ,  이관재 ,  최경세 ,  고재혁 ,  김경범

IPC: H01L23/13 ,  H01L23/60 ,  H01L23/31 ,  H01L23/498 ,  H01L23/00

CPC classification number: H01L23/60 ,  H01L23/13 ,  H01L23/3121 ,  H01L23/49838 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/05554 ,  H01L2224/48235 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: PURPOSE: A semiconductor chip package is provided to stably bypass an electrostatic discharge using an electrostatic discharge protection pad, thereby effectively preventing damage of the semiconductor chip. CONSTITUTION: A semiconductor chip(310) is mounted on one surface of a substrate(100). A plurality of electrode pads is formed on the other surface of the substrate. An electrostatic discharge protection pad(250) is overlapped with a part of a first electrode pad(210) and a second electrode pad(220). The electrostatic discharge protection pad includes a voltage sensitive material. An encapsulating material is arranged on the substrate in order to cover a bonding wire(320) and the semiconductor chip.

Abstract translation: 目的：提供使用静电放电保护垫来稳定地旁路静电放电的半导体芯片封装，从而有效地防止半导体芯片的损坏。 构成：半导体芯片（310）安装在基板（100）的一个表面上。 在基板的另一个表面上形成多个电极焊盘。 静电放电保护焊盘（250）与第一电极焊盘（210）和第二电极焊盘（220）的一部分重叠。 静电放电保护垫包括电压敏感材料。 为了覆盖接合线（320）和半导体芯片，在该基板上配置有封装材料。

公开(公告)号：KR1020110098237A

公开(公告)日：2011-09-01

申请号：KR1020100017747

申请日：2010-02-26

Applicant: 삼성전자주식회사

Inventor： 조영상 ,  강창식 ,  손대우 ,  최윤석 ,  조경순 ,  이상희

IPC: H01L23/00 ,  H01L23/498

CPC classification number: H01L24/50 ,  H01L23/4985 ,  H01L24/06 ,  H01L2224/0401 ,  H01L2224/0405 ,  H01L2224/05553 ,  H01L2224/06155 ,  H01L2224/14155 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/14

Abstract: 라우팅 공간이 확보된 탭 패키지용 반도체 칩이 제공된다. 탭 패키지용 반도체 칩은 센터영역과 엣지영역을 포함하는 접속면, 접속면의 엣지영역에 배치되어 입력 신호를 제공받는 다수의 입력패드, 접속면의 엣지영역에 배치되어 제1 출력 신호를 제공하는 다수의 제1 출력패드, 및 접속면의 센터영역에 배치되어 제2 출력 신호를 제공하는 다수의 제2 출력패드를 포함한다.

公开(公告)号：KR101838736B1

公开(公告)日：2018-03-15

申请号：KR1020110138490

申请日：2011-12-20

Applicant: 삼성전자주식회사

Inventor： 한상욱 ,  권영신 ,  이관재 ,  정재민 ,  조경순 ,  하정규

IPC: G02F1/1345

CPC classification number: H05K7/00 ,  H05K1/028 ,  H05K1/147 ,  H05K1/189 ,  H05K3/323 ,  H05K2201/09036 ,  H05K2201/10128

Abstract: 테이프배선기판이제공된다. 상기테이프배선기판은일면상에적어도하나의리세스를구비하고타면상에반도체칩이실장되는칩 실장영역을구비하는베이스필름; 상기베이스필름의상기타면상에형성되며상기칩 실장영역의가장자리까지연장하는배선패턴; 및상기배선패턴을커버하는보호막을포함한다.

Abstract translation: 提供带布线基板。 其中，所述带式布线板包括：具有芯片安装区域的基膜，所述芯片安装区域在一个表面上具有至少一个凹部并且在另一个表面上具有半导体芯片; 形成在基膜的另一表面上并延伸到芯片安装区域的边缘的布线图案; 并覆盖布线图案的保护膜。

公开(公告)号：KR1020170000458A

公开(公告)日：2017-01-03

申请号：KR1020150089222

申请日：2015-06-23

Applicant: 삼성전자주식회사

Inventor： 조경순 ,  길명균 ,  류한성

IPC: H01L23/58 ,  H01L21/48

CPC classification number: H01L23/562 ,  H01L23/3128 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/5383 ,  H01L23/5386 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K1/0271 ,  H05K1/0298 ,  H05K1/111 ,  H05K2201/09781 ,  H05K2201/2009 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 기판스트립이제공된다. 기판스트립은서로이격하는제1 및제2 기판영역들, 및상기제1 및제2 기판영역들사이의더미영역을포함하는코어층, 상기제1 및제2 기판영역들의상면상에배치되는제1 배선층, 상기제1 및제2 기판영역들의하면상에배치되는제2 배선층, 및상기더미영역의상면또는하면중 어느하나상에제공되는휨 제어부재를포함한다. 상기휨 제어부재는금속을포함한다.

Abstract translation: 提供衬底条。 衬底条包括芯层，该芯层包括彼此间隔开的第一和第二衬底区域以及在第一和第二衬底区域之间的虚设区域，设置在第一和第二衬底区域的顶表面上的第一互连层，第二互连层 设置在第一和第二基板区域的底表面上，以及翘曲控制构件，设置在虚拟区域的顶表面和底表面中的任何一个上。 翘曲控制构件包括金属。

公开(公告)号：KR1020160022698A

公开(公告)日：2016-03-02

申请号：KR1020140108585

申请日：2014-08-20

Applicant: 삼성전자주식회사

Inventor： 우메모토미츠오 ,  공영철 ,  김운배 ,  김평완 ,  조경순

IPC: A61B5/1473 ,  A61B5/0215 ,  A61B5/027

CPC classification number: A61B5/6861 ,  A61B5/0031 ,  A61B5/0215 ,  A61B5/14503 ,  A61B5/14532 ,  A61B2562/162 ,  A61B2562/166

Abstract: 감지처리패키지는튜브, 커버, 칩, 스트레인드층을가질수 있다. 커버는튜브에결합할수 있다. 칩은튜브에내장되고, 1회전이상롤업할수 있다. 스트레인드층은칩의일면에결합할수 있다.

Abstract translation: 感测数据处理包包括管，盖，芯片和应变层。 盖可以联接到管。 芯片嵌入管中，可以卷起一匝或多圈。 应变层可以耦合到芯片的一个表面。

公开(公告)号：KR1020140131741A

公开(公告)日：2014-11-14

申请号：KR1020130050718

申请日：2013-05-06

Applicant: 삼성전자주식회사

Inventor： 양경숙 ,  하정규 ,  이파란 ,  신나래 ,  임소영 ,  정재민 ,  조경순

IPC: H01L51/50 ,  H05B33/06 ,  G09F9/00

CPC classification number: H05K1/118 ,  H05K1/147 ,  H05K1/189 ,  H05K2201/0949 ,  H05K2201/10128 ,  H01L51/5253 ,  G09F9/00 ,  H01L27/3237 ,  H01L51/5256 ,  H01L51/56 ,  H05B33/06

Abstract: 표시 장치를 제공한다. 표시 장치는, 표시 패널, 후면은 표시 패널과 연결되며, 전면에 칩이 실장된 연성 회로 필름 및 칩과 표시 패널을 전기적으로 연결하는 제1 리드 본딩을 포함하되, 제1 리드 본딩은, 연성 회로 필름 전면에서 칩 및 연성 회로 필름 사이에 배치되는 제1 부분, 연성 회로 필름을 관통하는 제2 부분 및 연성 회로 필름의 후면에서 연성 회로 필름 및 표시 패널 사이에 배치되는 제3 부분을 포함하되, 제3 부분은 상기 제1 부분과 오버랩된다.

Abstract translation: 提供一种显示装置。 显示装置包括显示面板，柔性电路薄膜，其通过其背面连接到显示面板，并且在其前面安装芯片;以及第一引线接合，其将芯片电连接到显示面板。 第一引线接合包括布置在柔性电路膜前面的芯片和柔性电路膜之间的第一部分，穿过柔性电路膜的第二部分和布置在柔性电路膜之间的第三部分 胶片和柔性电路膜背面的显示面板。 第三部分与第一部分重叠。

公开(公告)号：KR1020140108845A

公开(公告)日：2014-09-15

申请号：KR1020130022604

申请日：2013-03-04

Applicant: 삼성전자주식회사

Inventor： 하정규 ,  이관재 ,  정재민 ,  조경순 ,  신나래 ,  양경숙 ,  이파란 ,  임소영

IPC: H01L51/52 ,  H05B33/06 ,  G06F3/041

CPC classification number: G06F3/0412 ,  G06F1/1626 ,  G06F1/1637 ,  G06F1/1643 ,  G06F1/1652 ,  G06F3/0416 ,  G06F2203/04102 ,  H01L27/323 ,  H01L27/3276 ,  H01L2251/5338 ,  H01L27/3255

Abstract: A chip-on film package comprises a ductile base film having a first surface and a second surface which face each other and forming at least one penetration hole. A plurality of wires are respectively formed on the first surface and the second surface of the base film and have a first lead and a second lead which are connected to each other through the penetration hole. Each operating chip for a display panel and sensor chip for a touch panel is mounted on either the first surface or the second surface of the base film, and either the driving chip for the display panel or the sensor chip for the touch panel is electrically connected with the first and second lead.

Abstract translation: 贴片胶片包装包括具有第一表面和第二表面的延性基膜，所述第一表面和第二表面彼此面对并形成至少一个穿透孔。 多个电线分别形成在基膜的第一表面和第二表面上，并且具有通过贯通孔彼此连接的第一引线和第二引线。 用于显示面板的每个操作芯片和用于触摸面板的传感器芯片安装在基膜的第一表面或第二表面上，用于显示面板的驱动芯片或用于触摸面板的传感器芯片电连接 第一和第二个领先。