-
公开(公告)号：KR101152267B1
公开(公告)日：2012-06-08
申请号：KR1020100047043
申请日：2010-05-19
Applicant: 성균관대학교산학협력단
IPC: H01L23/488
CPC classification number: H01L2224/10
Abstract: 본발명은기판의 TSV에구리를과충진하여구리포스트가기판보다돌출되게함으로써솔더범프의형성이용이하고, 제작공정을단축시킬수 있는실리콘인터포저의제작방법에관한것으로서, 실리콘기판을준비하는단계; 실리콘기판에 TSV(Through Silicon Via)를형성하는단계; TSV가형성된실리콘기판에산화막및 구리시드층을형성하는단계; 실리콘기판의상면과하면에마스크층을형성하는단계; TSV에구리를충진하여일단이실리콘기판보다돌출되고마스크층보다함몰된형태의구리포스트를형성하는단계; 구리포스트의일단에솔더를증착하고, 마스크층을제거하는단계; 및리플로우공정을통해구리포스트의일단에솔더범프를형성하는단계를포함한다.
-
公开(公告)号：KR101016729B1
公开(公告)日：2011-02-25
申请号：KR1020090014518
申请日：2009-02-20
Applicant: 성균관대학교산학협력단 , 삼성전기주식회사
Abstract: 본 발명은 열안정성이 우수하며 높은 저항값을 가지는 세라믹-금속 나노복합체를 이용한 박막 내장형 저항체 및 이의 제조방법에 관한 것이다. 본 발명의 박막 내장형 저항체는 세라믹-금속 나노복합체를 이용하여 제조됨으로써 산화 구조로 인해 산화의 영향을 적게 받아 우수한 열안정성을 나타낼 뿐만 높은 저항값을 나타내어 회로의 집적도를 높인 저항 내장형 인쇄회로기판 등에 사용될 수 있다.
박막 내장형 저항체, 산화실리콘, 백금, 열안정성, 고저항-
公开(公告)号：KR1020100095308A
公开(公告)日：2010-08-30
申请号：KR1020090014518
申请日：2009-02-20
Applicant: 성균관대학교산학협력단 , 삼성전기주식회사
Abstract: PURPOSE: A thin film embedded resistor prepared using a ceramic-metal nano-composite is provided to increase the integration of a circuit, thereby allowing a user to implement a fine pitch member. CONSTITUTION: An oxidation silicon - platinum nano-composite is deposited on a substrate to distribute platinum particle inside a matrix. The oxidation silicon - platinum nano-composite has an atomic ratio of 67:33 or 42:58 of oxidation silicon and platinum, respectively. The size of the platinum particles distributed within the oxidation silicon matrix is 3-5 nm. The thin film embedded register has 3K at a TCR of 100 ppm.
Abstract translation: 目的：提供使用陶瓷 - 金属纳米复合材料制成的薄膜嵌入式电阻器，以增加电路的集成度，从而允许使用者实现细间距元件。 构成：将氧化硅 - 铂纳米复合材料沉积在基底上以将铂颗粒分布在基体内。 氧化硅 - 铂纳米复合材料的氧化硅和铂的原子比分别为67:33或42:58。 分布在氧化硅基质中的铂颗粒的尺寸为3-5nm。 薄膜嵌入寄存器在TCR为100ppm时具有3K。
-
公开(公告)号：KR100924818B1
公开(公告)日：2009-11-03
申请号：KR1020070115693
申请日：2007-11-13
Applicant: 성균관대학교산학협력단
IPC: H01L21/60
Abstract: 본 발명은 반도체 패키징에 이용되는 마이크로 솔더볼 제조방법에 관한 것이며, 보다 상세하게는 제조가 매우 용이할 뿐만 아니라 균일한 사이즈의 솔더볼을 제조할 수 있는 솔더볼 제조방법에 관한 것이다.
이에, 본 발명의 솔더볼 제조방법은, 솔더 및 상기 솔더와의 젖음성이 낮은 기판을 준비하는 단계; 상기 기판 위에 마스크층을 형성하는 마스크층 형성단계; 상기 마스크층을 패터닝하여 홈을 형성하는 단계; 상기 마스크층의 홈에 솔더를 도금하는 솔더 도금단계; 상기 마스크층을 제거하는 마스크층 제거 단계; 상기 솔더를 가열함으로써 솔더볼을 형성하는 단계; 및 상기 솔더볼을 기판에서 분리시키는 솔더볼 분리단계를 포함하여 이루어진다.
반도체패키징, 솔더볼, 젖음성, Sn-Ag-
公开(公告)号：KR100878947B1
公开(公告)日：2009-01-19
申请号：KR1020070078745
申请日：2007-08-06
Applicant: 삼성전기주식회사 , 성균관대학교산학협력단
CPC classification number: H01L2224/11 , H01L2924/00012
Abstract: A solder bump and manufacturing method thereof are provided to draw crack propagation route by shear stress by expanding contact dimension of copper post and solder. A solder bump includes a metal post(2) of clobber shape having rounding shape formed on a metal layer(6) of electronic component. A solder ball(4) of ball shape totally surrounding the metal post is formed on the metal post. The metal post is formed on the metal layer of the electronic component through an electro-plating process. The metal layer is a circuit pattern formed in a wafer level package or printed circuit board. A gold plating layer(12) is formed on the metal layer to protect the metal layer.
Abstract translation: 提供了一种焊料凸块及其制造方法，通过扩大铜柱和焊料的接触尺寸，通过剪切应力拉伸裂纹扩展路径。 焊料凸块包括形成在电子部件的金属层（6）上的具有圆形形状的金属柱（2）。 在金属柱上形成完全围绕金属柱的球形的焊球（4）。 金属柱通过电镀工艺形成在电子部件的金属层上。 金属层是形成在晶片级封装或印刷电路板中的电路图案。 在金属层上形成镀金层（12）以保护金属层。
-
Patent Agency Ranking
公开(公告)号：KR101250256B1
公开(公告)日：2013-04-03
申请号：KR1020110018777
申请日：2011-03-03
Applicant: 성균관대학교산학협력단
Abstract: 본 발명은 수직자기 기록매체의 자기기록층으로 사용되는 CoP 합금 박막을 제조하는 방법에 관한 것으로, 사카린(saccharine, C
7 H
5 NO
3 S)을 첨가한 도금용액에 시드층이 형성된 기판을 침지하고 전해 도금하다 상기 CoP 합금 박막을 형성하는 것을 특징으로 한다.
본 발명은, 전해도금 과정에서 첨가제를 첨가함으로써, 수직 이방성과 각형비가 크게 향상되어 수직자기 기록매체에 적용할 수 있는 CoP 합금 박막을 제조할 수 있는 효과가 있다.
또한, 본 발명의 제조방법으로 제조된 CoP 합금 박막은 재료비가 저렴하며 제조공정이 간단하여 수직자기 기록매체의 제조공정과 비용을 크게 낮출 수 있는 효과가 있다.-
公开(公告)号：KR1020120010528A
公开(公告)日：2012-02-03
申请号：KR1020100072120
申请日：2010-07-26
Applicant: 성균관대학교산학협력단
IPC: H01L21/60
CPC classification number: H01L2224/11 , H01L2924/00012
Abstract: PURPOSE: A preparation method of a lead free solder bump using a sacrificial layer is provided to improve the mechanical reliability of a free lead solder bump which is formed finally by suppressing the growth of an inter metallic compound in the interface of copper post and a tin-based solder. CONSTITUTION: In a preparation method of a lead free solder bump using a sacrificial layer, a copper post(110) is formed on a substrate(100). A sacrificial layer(130) is formed on the copper post. The sacrificial layer is formed with a metal which is selected from palladium and a group which is formed with gold and platinum. A reflow process is performed after forming solder in the sacrificial layer. The solder is formed with a binary composite and or a ternary composite through electrolytic plating.
Abstract translation: 目的：提供一种使用牺牲层的无铅焊料凸块的制备方法，以提高自由铅焊料凸块的机械可靠性，最终通过抑制铜柱和锡的界面中的金属间化合物的生长而形成 的焊料。 构成：在使用牺牲层的无铅焊料凸块的制备方法中，在基板（100）上形成铜柱（110）。 牺牲层（130）形成在铜柱上。 牺牲层由选自钯和由金和铂形成的基团的金属形成。 在牺牲层中形成焊料之后进行回流工艺。 焊料通过电解电镀形成二元复合材料和/或三元复合材料。
-
公开(公告)号：KR1020110127513A
公开(公告)日：2011-11-25
申请号：KR1020100047043
申请日：2010-05-19
Applicant: 성균관대학교산학협력단
IPC: H01L23/488
CPC classification number: H01L2224/10
Abstract: PURPOSE: A method for manufacturing a silicon interposer is provided to easily form a solder bump by overcharging copper in the TSV(Through Silicon Via) of a substrate and projecting a copper post more than the substrate. CONSTITUTION: A TSV(Through Silicon Via)(130) is formed in a silicon substrate. An oxide film(140) and a copper seed layer(150) are formed in the silicon substrate in which the TSV is formed. A mask layer is formed in the upper side and the lower side of the silicon substrate. A copper post is formed to be dented more than a mask layer. One end of the cooper post is projected more than the silicon substrate by filling the copper in the TSV. Solder is deposited in one end of the copper post and the mask layer is removed. A solder bump is formed in one end of the copper post through a reflow process.
Abstract translation: 目的：提供一种用于制造硅插入件的方法，以便通过在基板的TSV（通过硅通孔）中对铜进行过充电而容易地形成焊料凸块，并将铜柱突出于基板以上。 构成：在硅衬底中形成TSV（硅通孔）（130）。 在形成TSV的硅衬底中形成氧化膜（140）和铜籽晶层（150）。 在硅衬底的上侧和下侧形成掩模层。 铜柱形成为比掩模层更凹陷。 通过在TSV中填充铜，铜柱的一端比硅衬底更突出。 在铜柱的一端沉积焊料，去除掩模层。 通过回流工艺在铜柱的一端形成焊料凸块。
-
公开(公告)号：KR1020110106184A
公开(公告)日：2011-09-28
申请号：KR1020100025448
申请日：2010-03-22
Applicant: 성균관대학교산학협력단
IPC: H05K9/00
Abstract: 본 발명은 동박 적층 필름 상에 포토리소그래피 공정을 통해 포토레지스트를 사용하여 도트 형태의 패턴을 형성하는 단계; 상기 동박 적층 필름 상에 형성된 도트 형태의 패턴에 연자성체를 도금하는 단계; 상기 연자성체를 도금한 후 포토레지스트를 제거하는 단계; 및 상기 단계를 거쳐 도트 형태로 연자성체가 도금된 동박 적층 필름의 구리층을 에칭액을 사용하여 에칭하는 단계를 포함하는 동박 적층 필름을 이용한 전자파 흡수시트의 제조방법에 관한 것이다. 본 발명은 전자파 흡수시트를 제조함에 있어 롤투롤 방식을 이용한 연속 제조 공정이 가능하며, 전자파 흡수시트를 플렉서블하고 현재 상용화된 제품에 비해 두께를 현저히 얇게 제조할 수 있는 동박 적층 필름을 이용한 전자파 흡수시트의 제조방법을 제공한다.
-
公开(公告)号：KR1020090049436A
公开(公告)日：2009-05-18
申请号：KR1020070115693
申请日：2007-11-13
Applicant: 성균관대학교산학협력단
IPC: H01L21/60
CPC classification number: H01L24/11 , H01L24/12 , H01L2224/11 , H01L2224/12
Abstract: 본 발명은 반도체 패키징에 이용되는 마이크로 솔더볼 제조방법에 관한 것이며, 보다 상세하게는 제조가 매우 용이할 뿐만 아니라 균일한 사이즈의 솔더볼을 제조할 수 있는 솔더볼 제조방법에 관한 것이다.
이에, 본 발명의 솔더볼 제조방법은, 솔더 및 상기 솔더와의 젖음성이 낮은 기판을 준비하는 단계; 상기 기판 위에 마스크층을 형성하는 마스크층 형성단계; 상기 마스크층을 패터닝하여 홈을 형성하는 단계; 상기 마스크층의 홈에 솔더를 도금하는 솔더 도금단계; 상기 마스크층을 제거하는 마스크층 제거 단계; 상기 솔더를 가열함으로써 솔더볼을 형성하는 단계; 및 상기 솔더볼을 기판에서 분리시키는 솔더볼 분리단계를 포함하여 이루어진다.
반도체패키징, 솔더볼, 젖음성, Sn-AgAbstract translation: 本发明涉及一种用于半导体封装的微型焊料球的制造方法，更具体地说，涉及一种能够制造均匀尺寸的焊球并且非常易于制造的焊料球制造方法。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.019 seconds)
