公开(公告)号：KR1020030062072A

公开(公告)日：2003-07-23

申请号：KR1020020002493

申请日：2002-01-16

Applicant: 한국전자통신연구원

Inventor： 박문양 ,  김성도 ,  유현규 ,  김경수

IPC: H03H11/32

CPC classification number: H03D7/1441 ,  H03B5/1209 ,  H03B5/1228 ,  H03D2200/0023 ,  H03D2200/0043 ,  H03D2200/009

Abstract: PURPOSE: A local oscillator balloon using an inverting circuit is provided to improve the driving amplitude and reduce a phase difference between two complementary outputs by using the inverting circuit. CONSTITUTION: A local oscillator balloon using an inverting circuit includes a complementary output conversion circuit(21), a differential amplification circuit(22), and an inverting circuit(24). The complementary output conversion circuit is used for receiving and amplifying a weak signal from a local oscillator to output two complementary signals. The differential amplification circuit is used for outputting two signals having the predetermined amplitude according to the complementary signals of the complementary output conversion circuit. The inversion circuit is used for inverting the output signals of the differential amplification circuit and outputting the inverted signals.

Abstract translation: 目的：提供使用反相电路的本地振荡器气球，以通过使用反相电路来提高驱动振幅并减少两个互补输出之间的相位差。 构成：使用反相电路的本地振荡器气球包括互补输出转换电路（21），差分放大电路（22）和反相电路（24）。 互补输出转换电路用于接收和放大来自本地振荡器的弱信号以输出两个互补信号。 差分放大电路用于根据互补输出转换电路的互补信号输出具有预定幅度的两个信号。 反相电路用于反相差分放大电路的输出信号并输出​​反相信号。

公开(公告)号：KR1020030039720A

公开(公告)日：2003-05-22

申请号：KR1020010070752

申请日：2001-11-14

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  한선호 ,  박문양 ,  박필재 ,  김남수 ,  김천수 ,  김성도 ,  윤용식

IPC: H01P1/15

CPC classification number: H03H7/0115 ,  H03H2001/0085

Abstract: PURPOSE: A high frequency integrated circuit and an integrated type high frequency semiconductor device are provided to achieve improved performance of the integrated circuit and improved yield rate by allowing for trimming of the high frequency integrated circuit. CONSTITUTION: A high frequency integrated circuit comprises a plurality of inductors(L2 to L2n) serially connected between a high frequency input terminal(RFin) and a high frequency output terminal(RFout); a plurality of capacitors(C1 to C2n+1) having ends connected to the connection nodes between the inductors; a switching unit connected to the other ends of the capacitors and a ground terminal; and a feedback control unit(21) for forming a loop for feeding back the signal output from the high frequency output terminal and controlling the switching unit. The feedback control unit includes a decoding section(52) for determining on/off operation of the switching unit; a feedback section(54) for forming a feedback loop; and a control section(53) for outputting a signal for determining on/off operation of the switching unit to the decoding section.

Abstract translation: 目的：提供高频集成电路和集成型高频半导体器件，通过允许修整高频集成电路来实现集成电路的改进性能和提高的成品率。 构成：高频集成电路包括串联连接在高频输入端（RFin）和高频输出端（RFout）之间的多个电感器（L2〜L2n）。 多个电容器（C1至C2n + 1），其端部连接到电感器之间的连接节点; 连接到电容器的另一端的开关单元和接地端子; 以及反馈控制单元（21），用于形成用于反馈从高频输出端输出的信号并控制切换单元的回路。 反馈控制单元包括用于确定开关单元的接通/断开操作的解码部分（52） 用于形成反馈回路的反馈部分（54）; 以及用于输出用于确定切换单元的接通/断开操作的信号到解码部分的控制部分（53）。

公开(公告)号：KR100377477B1

公开(公告)日：2003-03-26

申请号：KR1019990037893

申请日：1999-09-07

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 송원철 ,  정희범 ,  김귀동 ,  김성도

IPC: H03B5/12

Abstract: PURPOSE: A voltage-controlled oscillator having linear characteristic is provided to make a variation rate uniform without regard to a control voltage, so improve the characteristic of PLL. CONSTITUTION: The device includes a voltage-to-current converter(110) for converting an input control voltage into current, a current providing unit(120) for providing the converted current to an oscillator(130), and a voltage restricting unit(140) for restricting the voltage of the oscillator. The oscillator accepts the converted current to oscillate. The voltage-to-current converter has a buffer for compensating for a threshold voltage at the input port to operate normally from the initial operation state. The converter operates a transistor taking charge of conversion in a linear area to make a voltage/current conversion gain be linear.

Abstract translation: 目的：提供具有线性特性的电压控制振荡器，使变化率不受控制电压影响，从而改善PLL的特性。 该装置包括用于将输入控制电压转换为电流的电压 - 电流转换器（110），用于将转换后的电流提供给振荡器（130）的电流提供单元（120），以及电压限制单元 ）用于限制振荡器的电压。 振荡器接受转换后的电流进行振荡。 电压 - 电流转换器具有缓冲器，用于补偿输入端口处的阈值电压以从初始操作状态正常操作。 转换器在线性区域中操作负责转换的晶体管以使电压/电流转换增益为线性。

公开(公告)号：KR1020030004496A

公开(公告)日：2003-01-15

申请号：KR1020010039998

申请日：2001-07-05

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  한선호 ,  박문양 ,  김성도 ,  윤용식 ,  김이섭 ,  성기혁 ,  양병도 ,  김영준

IPC: H03B28/00

CPC classification number: G06F1/0356 ,  G06F1/0328 ,  G06F2101/04 ,  G11C17/00

Abstract: PURPOSE: A ROM driving method and a digital frequency synthesizer(DDFS) using the same are provided to reduce a power consumption and a size by minimizing a size of a ROM in a digital frequency synthesizer. CONSTITUTION: When an original ROM has 2k input addresses and 2i sections, "i" is initialized as "k"(S31). A variable "q" is initialized as an output bit number of the original ROM(S32). A smallest one among q bit values is stored in a quantization ROM(S33). A difference of quantization values stored in the quantization ROM is obtained(S34). A bit number "e" bit is searched in order to store the greatest error among errors in all input addresses(S35). A total ROM size is calculated(S36). A "q" is reduced by "1" until it becomes "1"(S37). A "i" is reduced by "1" until it becomes "1"(S38). "i, q, and e" values having the smallest ROM size are searched(S39).

Abstract translation: 目的：提供使用其的ROM驱动方法和数字频率合成器（DDFS），以通过使数字频率合成器中的ROM的尺寸最小化来降低功耗和尺寸。 构成：当原始ROM具有2k个输入地址和2i个区段时，“i”被初始化为“k”（S31）。 变量“q”被初始化为原始ROM的输出位数（S32）。 q位值中的最小值存储在量化ROM中（S33）。 获得存储在量化ROM中的量化值的差异（S34）。 搜索位数“e”，以便在所有输入地址中存储错误中的最大误差（S35）。 计算总ROM大小（S36）。 A“q”减小到“1”（S37）。 A“i”减少到“1”（S38）。 搜索具有最小ROM大小的“i，q和e”值（S39）。

公开(公告)号：KR1020010064258A

公开(公告)日：2001-07-09

申请号：KR1019990062408

申请日：1999-12-27

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  유현규 ,  김천수 ,  박민 ,  김성도 ,  박문양 ,  한선호 ,  윤용식

IPC: H01F5/00

Abstract: PURPOSE: A high performance active inductor is provided to be used at a low voltage, and attain impedance of an output port higher than when being used an inductor or a resistance as a load of an output port. CONSTITUTION: A condenser(C31) is connected to a gate and a source of an NMOS(m31) in parallel. A resistor(R31) is ground connected with Vdd on the gate of the NMOS(M31). A high performance active inductor is activated with a simple load without requiring an additional circuit. The active inductor supplies a DC necessary for an amplifying termination, such that any additional circuit, for example, a current source, is not needed. A higher impedance is ensured than a case when a resistor is used as a load through an optimization process.

Abstract translation: 目的：提供一种低电压使用的高性能有源电感器，其输出端口的阻抗高于使用电感器或电阻作为输出端口负载时的阻抗。 构成：电容器（C31）并联连接到NMOS（m31）的栅极和源极。 电阻（R31）与NMOS（M31）的栅极上的Vdd接地。 高性能有源电感器通过简单的负载被激活，而不需要额外的电路。 有源电感器提供放大终端所需的DC，使得不需要任何附加电路，例如电流源。 比通过优化过程使用电阻作为负载的情况下，确保更高的阻抗。

公开(公告)号：KR100283626B1

公开(公告)日：2001-03-02

申请号：KR1019980052952

申请日：1998-12-03

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 김진영 ,  김성도 ,  정희범

IPC: H04L7/00

Abstract: 본 발명의 목적은 고속 데이터 전송에서, 전송 선로가 이상적이지 못하기 때문에 나타나는 지터를 간단한 쉬프트 레지스터로 구성된 완충 버퍼를 이용하여 흡수하고, 동시에, 입력 직렬 데이터에서 추출한 클럭에 독립적인 외부 입력 클럭을 이용하여 데이터를 완충 버퍼에서 읽어내며, 또한 이 클럭을 이용하여 입력 직렬 데이터의 지터가 존재하지 않는 병렬 데이터로 출력하도록 하는 지터 흡수 및 직렬-병렬 변환장치를 제공함에 있다. 이와같은 본 발명은 완충 버퍼(elastic buffer)와 직렬-병렬 변환 장치를 결합함으로써, 고속 회로에서 중요한 요소인 간단한 회로 구성으로 구현이 가능하고, 디지털 회로로만 구성되어 있기 때문에 직접회로가 가능하며, 쉬프트레지스터와 타이밍 신호 장치만 변경하면 슬립 비트(slip bit)수를 증가시킬 수 있는 효과가 있다.

公开(公告)号：KR100248426B1

公开(公告)日：2000-03-15

申请号：KR1019970070330

申请日：1997-12-19

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김성도 ,  정희범 ,  김귀동 ,  송원철 ,  김경수

IPC: H04L12/28

Abstract: 본 발명은 SDH 기반의 ATM 통신에서 STM-n(Synchronous Transport Module-n, n=1,4,16..) 타이머의 오류 검출 및 자동 복구를 위한 리셋 신호 생성장치에 관한 것이다. 본 발명은 두 클럭원간의 스위칭 동작을 비트동기장치의 LOS(Loss Of Signal) 정보로부터 감지하고 이 스위칭으로 인하여 디지털회로가 영향을 받았는지를 OOF(Out Of Frame)와 FPID(Framing Word Detection Indication Signal) 정보로부터 판단한 후에 비정상적인 동작상태로 판단되면 리셋신호를 생성하여 STM-n(n=1,4,16) 프레임 데이터의 타이머회로를 초기화시킴으로써 클럭 글리치에 의한 비정상적인 동작상태에서 자동적으로 복구할 수 있도록 고안된 STM-n(n=1,4,16) 프레임 데이터 처리를 위한 타이머회로의 오류검출 및 자동복구를 위한 리셋신호 생성장치에 관한 것이다.

公开(公告)号：KR100133423B1

公开(公告)日：1998-04-27

申请号：KR1019940033484

申请日：1994-12-09

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 서정욱 ,  김성도

IPC: H04M7/08

CPC classification number: H04J3/0608

Abstract: 본 발명은 ITU-T 권고안에 따른 광대역 종합 정보 통신망(Broadband Integrated Service Digital Network)의 STM-4C(Syncbronous Transport Module-4 Concatenation) 구조에서의 프레임 동기 장치에 관한 것으로서, STM-4C급 고속수신데이타에 대하여 프레임바이트를 검출하고 검출된 시간을 기준으로 바이트를 정렬하여 프레임 데이터를 8비트 병렬 데이터로 만들어 보내고 프레임 바이트를 8분주된 저속 클럭으로 연속적으로 검출하여 프레임동기를 찾는다. 이로써, 소모전력을 줄일 수 있고 하드웨어의 양을 줄일 수 있다.

公开(公告)号：KR1019960025124A

公开(公告)日：1996-07-20

申请号：KR1019940036370

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김성도 ,  정희범 ,  서정욱 ,  송원철 ,  이훈복

IPC: G06F15/16

Abstract: 바이트 단위의 병렬처리에서, 각각의 클럭버퍼를 통하여 클럭이 제공될 때 발생되는 클럭스큐를 개선하기 위한 클럭버퍼링회로의 구조가 개시된다.
하나의 클럭원에 연결되어 있는 특정한 하나의 클럭버퍼는 입력되는 8비트데이타 중에서 특정한 1비트를 선택하여 이 비트와 연관된 저장소자에게만 클럭을 제공한다.
이로써, 특정한 하나의 데이타 비트는 집적회로 내에서 저장소자로 랫치될 때 하나의 클럭으로 처리되므로 자동배치배선 등으로 인한 클럭스큐를 줄일 수 있다.

公开(公告)号：KR1019960025022A

公开(公告)日：1996-07-20

申请号：KR1019940036369

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김성도 ,  서정욱 ,  정희범 ,  송원철 ,  이훈복

IPC: H04L7/08

Abstract: STM-1 또는 STM-4신호의 프레이밍 바이트에서 간헐적으로 발생하는 전송오류를 감지하고자하는 장치로서, 현재 ITU-T에서는 간헐적인 프레이밍 바이트에서의 오류에 대한 감시방안에 대해서는 특별하게 권고하고 있지 있다.
바이트 스트림으로 전송하는 STM-1 또는 STM-4 신호의 프레이밍 바이트를 확인하기 위해서는 155Mbps STM-1의 경우에는 3개의 A1바이트와 3개의 A2바이트에 대한 6개의 감시레지스터가 필요하고, 더우기 622Mbps STM-4의 경우에는 프레이밍 바이트를 감시하기 위해서만 24개의 감시 레지스터가 필요하다.
프레임동기된 STM-1 또는 STM-4 신호를 수신하여 프레이밍 바이트에 대해서만 BIP-8코드를 계산하고 프레이밍 바이트가 아닌 구간에서는 지금까지 계산된 BIP-8코드를 그대로 유지하고 있다가 다음 번에 수신되는 프레이밍 바이트에서 연속적으로 BIP-8코드를 계산한다.
외부의 중앙처리장치에 의해 해당 레지스터가 읽혀지며 그때까지의 계산된 BIP-8 코드값이 데이타 버스로 보내지고 BIP-8코드를 생성하는 코드생성기는 클리어되어 다음번에 수신되는 프레이밍 바이트에서 새로운 BIP-8코드를 계산한다.
이로써, 다음번에 이 레지스터가 읽혀질 때 까지의 시간구간 동안에 프레이밍 바이트에서의 전송오류를 하나의 레지스터를 이용하여 확인할 수 있다.