公开(公告)号：GB2495606A

公开(公告)日：2013-04-17

申请号：GB201217771

申请日：2012-10-04

Applicant: IBM

Inventor： YAMASHITA TENKO ,  ANDO TAKASHI ,  STANDAERT THEODORUS EDUARDUS ,  KANAKASABAPATHY SIVANANDA ,  KULKARNI PRANITA ,  CHANG JOSEPHINE

IPC: H01L29/78 ,  H01L29/423

Abstract: A transistor, such as a FinFET, includes a gate structure 6, 102 disposed over a substrate. The gate structure has a width and also a length and a height defining two opposing sidewalls of the gate structure. The transistor further includes at least one electrically conductive channel between a source region and a drain region that passes through the sidewalls of the gate structure; a dielectric layer 310 disposed over the gate structure and portions of the electrically conductive channel that are external to the gate structure; and an air gap 314 underlying the dielectric layer. The air gap is disposed adjacent to the sidewalls of the gate structure and functions to reduce parasitic capacitance of the transistor. At least one method to fabricate the transistor is also disclosed.

公开(公告)号：GB2487846A

公开(公告)日：2012-08-08

申请号：GB201203107

申请日：2010-11-04

Applicant: IBM

Inventor： CHANG JOSEPHINE ,  GUILLORN MICHAEL ,  JOSEPH ERIC ANDREW

IPC: H01L51/05 ,  H01L29/06 ,  H01L29/775 ,  H01L29/78 ,  H01L51/00

Abstract: A field effect transistor (FET) comprises a drain formed of a first material, a source formed of the first material, a channel formed by a nanostructure coupling the source to the drain, and a gate formed between the source and the drain and surrounding the nanostructure.

公开(公告)号：GB2516395B

公开(公告)日：2016-03-30

申请号：GB201420180

申请日：2013-03-29

Applicant: IBM

Inventor： CHANG JOSEPHINE ,  GUILLORN MICHAEL A ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  SLEIGHT JEFFREY

IPC: H01L21/8234

Abstract: Embodiments of the present invention provide a method of preventing electrical shorting of adjacent semiconductor devices. The method includes forming a plurality of fins of a plurality of field-effect-transistors on a substrate; forming at least one barrier structure between a first and a second fin of the plurality of fins; and growing an epitaxial film from the plurality of fins, the epitaxial film extending horizontally from sidewalls of at least the first and second fins and reaching the barrier structure situating between the first and second fins.

公开(公告)号：GB2494012B

公开(公告)日：2014-07-23

申请号：GB201209073

申请日：2011-05-10

Applicant: IBM

Inventor： CHANG JOSEPHINE ,  CHANG PAUL ,  NARAYANAN VIJAY ,  SLEIGHT JEFFREY

IPC: H01L51/05 ,  H01L51/00

Abstract: A method of forming a self-aligned device is provided and includes depositing carbon nanotubes (CNTs) onto a crystalline dielectric substrate, isolating a portion of the crystalline dielectric substrate encompassing a location of the CNTs, forming gate dielectric and gate electrode gate stacks on the CNTs while maintaining a structural integrity thereof and forming epitaxial source and drain regions in contact with portions of the CNTs on the crystalline dielectric substrate that are exposed from the gate dielectric and gate electrode gate stacks.

公开(公告)号：GB2494017B

公开(公告)日：2014-04-23

申请号：GB201211842

申请日：2011-05-31

Applicant: IBM

Inventor： SLEIGHT JEFFREY ,  CHANG JOSEPHINE ,  LAUER ISAAC

IPC: H01L21/768 ,  H01L29/06 ,  H01L29/66 ,  H01L29/786 ,  H01L51/05

Abstract: A field effect transistor (FET) includes a substrate; a channel material located on the substrate, the channel material comprising one of graphene or a nanostructure; a gate located on a first portion of the channel material; and a contact aligned to the gate, the contact comprising one of a metal silicide, a metal carbide, and a metal, the contact being located over a source region and a drain region of the FET, the source region and the drain region comprising a second portion of the channel material.

公开(公告)号：GB2487846B

公开(公告)日：2013-12-18

申请号：GB201203107

申请日：2010-11-04

Applicant: IBM

Inventor： CHANG JOSEPHINE ,  GUILLORN MICHAEL ,  JOSEPH ERIC ANDREW

IPC: H01L51/05 ,  H01L29/06 ,  H01L29/775 ,  H01L29/78 ,  H01L51/00

Abstract: A field effect transistor (FET) includes a drain formed of a first material, a source formed of the first material, a channel formed by a nanostructure coupling the source to the drain, and a gate formed between the source and the drain and surrounding the nanostructure.

公开(公告)号：GB2494012A

公开(公告)日：2013-02-27

申请号：GB201209073

申请日：2011-05-10

Applicant: IBM

Inventor： CHANG JOSEPHINE ,  CHANG PAUL ,  NARAYANAN VIJAY ,  SLEIGHT JEFFREY

IPC: H01L51/05 ,  H01L51/00

Abstract: A method of forming a self-aligned device is provided and includes depositing carbon nanotubes (CNTs) onto a crystalline dielectric substrate, isolating a portion of the crystalline dielectric substrate encompassing a location of the CNTs, forming gate dielectric and gate electrode gate stacks on the CNTs while maintaining a structural integrity thereof and forming epitaxial source and drain regions in contact with portions of the CNTs on the crystalline dielectric substrate that are exposed from the gate dielectric and gate electrode gate stacks.

公开(公告)号：DE112011101023T5

公开(公告)日：2013-01-17

申请号：DE112011101023

申请日：2011-05-10

Applicant: IBM

Inventor： CHANG PAUL ,  NARAYANAN VIJAY ,  SLEIGHT JEFFREY ,  CHANG JOSEPHINE

IPC: H01L51/05 ,  H01L51/00

Abstract: Ein Verfahren zum Bilden einer selbstausgerichteten Einheit wird bereitgestellt und beinhaltet das Abscheiden von Kohlenstoff-Nanoröhren (CNTs) auf einem kristallinen dielektrischen Substrat, das Isolieren eines Teils des einen Lageort der CNTs umschließenden kristallinen dielektrischen Substrats, das Bilden von Gate-Dielektrikums- und Gate-Elektroden-Gate-Stapeln auf den CNTs unter Beihaltung von deren struktureller Integrität und das Bilden epitaktischer Source- und Drain-Zonen in Kontakt mit Teilen der CNTs auf dem kristallinen dielektrischen Substrat, die von den Gate-Dielektrikums- und Gate-Elektroden-Gate-Stapeln freiliegen.

公开(公告)号：DE112013001687B4

公开(公告)日：2022-02-03

申请号：DE112013001687

申请日：2013-05-15

Applicant: IBM

Inventor： CHANG JOSEPHINE ,  SLEIGHT JEFFREY W

IPC: H01L21/8242 ,  H01L27/108

Abstract: Halbleiterstruktur, die aufweist:einen Grabenkondensator (12, 14, 16), der in einem Substrat (8) eingebettet ist und eine innere Elektrode (16), ein Knoten-Dielektrikum (14) sowie eine äußere Elektrode (12) aufweist;eine leitfähige Abdeckstruktur (18), die sich in Kontakt mit der inneren Elektrode befindet und über derselben liegt;einen Halbleiter-Nanodraht (30N), der über einer Isolatorschicht (20) in dem Substrat liegt, wobei der Halbleiter-Nanodraht von einer planaren Oberseite der Isolatorschicht vertikal beabstandet ist und eine Längsrichtung des Halbleiter-Nanodrahts parallel zu der planaren Oberseite der Isolatorschicht ist;einen Source-Bereich (62), der sich mit einem Ende des Halbleiter-Nanodrahts in Kontakt befindet; undeinen source-seitigen Anteil (72) aus einer Metall-Halbleiter-Legierung, der sich mit dem Source-Bereich und der leitfähigen Abdeckstruktur in Kontakt befindet, wobei der source-seitige Anteil (72) aus einer Metall-Halbleiter-Legierung einen Subbereich unterhalb des Source-Bereichs und in Kontakt mit diesem aufweist und einen Subbereich oberhalb und in Kontakt mit diesem.

公开(公告)号：DE102016205165A1

公开(公告)日：2016-10-06

申请号：DE102016205165

申请日：2016-03-30

Applicant: IBM

Inventor： CHANG JOSEPHINE ,  CHANG LELAND ,  LAUER ISAAC ,  SLEIGHT JEFFREY

IPC: H01L27/11 ,  H01L21/336 ,  H01L21/8244 ,  H01L29/78

Abstract: Eine Halbleitereinheit, die einen pFET und einen nFET beinhaltet, wobei: (i) das Gate und der Leiterkanal des pFET gegenüber einer vergrabenen Oxidschicht elektrisch isoliert sind; und (ii) der Leiterkanal des nFET die Form einer Finne aufweist, die sich von der vergrabenen Oxidschicht aufwärts erstreckt und mit dieser in elektrischem Kontakt steht. Darüber hinaus ein Verfahren zum Herstellen des pFET durch Hinzufügen einer Finnenstruktur, die sich von der oberen Fläche der vergrabenen Oxidschicht erstreckt, anschließendes örtliches Kondensieren von Germanium in die Gitterstruktur des unteren Abschnitts der Finnenstruktur und anschließendes Wegätzen des unteren Abschnitts der Finnenstruktur so, dass er zu einem Trägerkanal wird, der oberhalb der vergrabenen Oxidschicht freihängend ist und gegenüber dieser elektrisch isoliert ist.