公开(公告)号：DE102013207490A1

公开(公告)日：2013-11-14

申请号：DE102013207490

申请日：2013-04-25

Applicant: IBM

Inventor： CHEN TZE-CHIANG ,  HONG AUGUSTIN J ,  KIM JEEHWAN ,  SADANA DEVENDRA K

IPC: H01L31/18 ,  C23C16/50 ,  H01L31/036

Abstract: Ein Verfahren zum Bilden einer Photovoltaikeinheit umfasst das Bereitstellen eines Substrats. Eine Schicht wird abgeschieden, um eine oder mehrere Schichten eines Photovoltaikstapels auf dem Substrat zu bilden. Das Abscheiden der amorphen Schicht umfasst das Durchführen einer Blitzabscheidung mit hoher Leistung zum Abscheiden eines ersten Teils der Schicht. Es wird eine Abscheidung mit niedriger Leistung durchgeführt, um einen zweiten Teil der Schicht abzuscheiden.

公开(公告)号：GB2493463B

公开(公告)日：2014-06-25

申请号：GB201214280

申请日：2011-05-18

Applicant: IBM

Inventor： GUO DECHAO ,  OLDIGES PHILIP ,  CHEN TZE-CHIANG ,  WANG YANFENG

IPC: H01L29/51 ,  H01L21/28 ,  H01L29/49

Abstract: A gate stack structure for field effect transistor (FET) devices includes a nitrogen rich first dielectric layer formed over a semiconductor substrate surface; a nitrogen deficient, oxygen rich second dielectric layer formed on the nitrogen rich first dielectric layer, the first and second dielectric layers forming, in combination, a bi-layer interfacial layer; a high-k dielectric layer formed over the bi-layer interfacial layer; a metal gate conductor layer formed over the high-k dielectric layer; and a work function adjusting dopant species diffused within the high-k dielectric layer and within the nitrogen deficient, oxygen rich second dielectric layer, and wherein the nitrogen rich first dielectric layer serves to separate the work function adjusting dopant species from the semiconductor substrate surface.

公开(公告)号：AU2002346512A1

公开(公告)日：2003-07-30

申请号：AU2002346512

申请日：2002-11-22

Applicant: IBM ,  INFINEON TECHNOLOGIES CORP

Inventor： KANE TERENCE ,  LUSTIG NAFTALI E ,  MCDONALD ANN ,  MCGAHAY VINCENT ,  SEO SOON-CHEON ,  STAMPER ANTHONY K ,  WANG YUN YU ,  KALTALIOGLU ERDEM ,  CHEN TZE-CHIANG ,  ENGEL BRETT H ,  FITZSIMMONS JOHN A

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L21/44 ,  H01L29/40 ,  H01L23/48 ,  H01L23/52

Abstract: An advanced back-end-of-line (BEOL) metallization structure is disclosed. The structure includes a bilayer diffusion barrier or cap, where the first cap layer is formed of a dielectric material preferably deposited by a high density plasma chemical vapor deposition (HDP CVD) process, and the second cap layer is formed of a dielectric material preferably deposited by a plasma-enhanced chemical vapor deposition (PE CVD) process. A method for forming the BEOL metallization structure is also disclosed. The invention is particularly useful in interconnect structure comprising low-k dielectric material for the inter-layer dielectric (ILD) and copper for the conductors.

公开(公告)号：DE112011101215B4

公开(公告)日：2014-12-11

申请号：DE112011101215

申请日：2011-05-18

Applicant: IBM

Inventor： GUO DECHAO ,  OLDIGES PHILIP ,  CHEN TZE-CHIANG ,  WANG YANFENG

IPC: H01L29/51 ,  H01L21/28

Abstract: Gate-Stapel-Struktur für Feldeffekttransistor(FET)-Einheiten, enthaltend: eine stickstoffreiche erste Dielektrikumsschicht, welche über einer Halbleitersubstratfläche ausgebildet ist; eine stickstoffarme, sauerstoffreiche zweite Dielektrikumsschicht, welche auf der stickstoffreichen ersten Dielektrikumsschicht ausgebildet ist, wobei die erste und zweite Dielektrikumsschicht in Kombination eine Doppelschicht-Grenzflächenschicht mit niedriger Dielektrizitätskonstante bilden; eine Dielektrikumsschicht hoher Dielektrizitätskonstante k, welche über der Doppelschicht-Grenzflächenschicht ausgebildet ist; eine Metall-Gate-Leiterschicht, welche über der Dielektrikumsschicht hoher Dielektrizitätskonstante k ausgebildet ist; und die Austrittsarbeit einstellende Dotierstoffarten, welche in die Dielektrikumsschicht hoher Dielektrizitätskonstante k und in die stickstoffarme sauerstoffreiche zweite Dielektrikumsschicht diffundiert sind, und wobei die stickstoffreiche erste Dielektrikumsschicht dazu dient, die die Austrittsarbeit einstellenden Dotierstoffarten von der Halbleitersubstratfläche fernzuhalten.

公开(公告)号：AT539447T

公开(公告)日：2012-01-15

申请号：AT02784578

申请日：2002-11-22

Applicant: IBM ,  INFINEON TECHNOLOGIES AG

Inventor： CHEN TZE-CHIANG ,  ENGEL BRETT ,  FITZSIMMONS JOHN ,  KANE TERENCE ,  LUSTIG NAFTALI ,  MCDONALD ANN ,  MCGAHAY VINCENT ,  SEO SOON-CHEON ,  STAMPER ANTHONY ,  WANG YUN ,  KALTALIOGLU ERDEM

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/532

Abstract: An advanced back-end-of-line (BEOL) metallization structure is disclosed. The structure includes a bilayer diffusion barrier or cap, where the first cap layer is formed of a dielectric material preferably deposited by a high density plasma chemical vapor deposition (HDP CVD) process, and the second cap layer is formed of a dielectric material preferably deposited by a plasma-enhanced chemical vapor deposition (PE CVD) process. A method for forming the BEOL metallization structure is also disclosed. The invention is particularly useful in interconnect structure comprising low-k dielectric material for the inter-layer dielectric (ILD) and copper for the conductors.

公开(公告)号：MY134796A

公开(公告)日：2007-12-31

申请号：MYPI20030029

申请日：2003-01-06

Applicant: IBM ,  INFINEON TECHNOLOGIES CORP

Inventor： CHEN TZE-CHIANG ,  WANG YUN YU ,  KALTALIOGLU ERDEM ,  ENGEL BRETT H ,  FITZSIMMONS JOHN A ,  KANE TERENCE ,  LUSTIG NAFTALI E ,  MCDONALD ANN ,  MCGAHAY VINCENT ,  SEO SOON-CHEON ,  STAMPER ANTHONY K

IPC: H01L21/44 ,  H01L21/768 ,  H01L23/52 ,  H01L23/522 ,  H01L23/532

Abstract: AN ADVANCED BACK-END-OF-LINE (BEOL) METALLIZATION STRUCTURE IS DISCLOSED. THE STRUCTURE INCLUDES A BILAYER DIFFUSION BARRIER OR CAP, WHERE THE FIRST CAP LAYER (116, 123) IS FORMED OF A DIELECTRIC MATERIAL PREFERABLY DEPOSITED BY A HIGH DENSITY PLASMA CHEMICAL VAPOR DEPOSITION (HDP CVD) PROCESS, AND THE SECOND CAP LAYER (117, 124) IS FORMED OF A DIELECTRIC MATERIAL PREFERABLY DEPOSITED BY A PLASMA-ENHANCED CHEMICAL VAPOR DEPOSITION (PE CVD) PROCESS. A METHOD FOR FORMING THE BEOL METALLIZATION STRUCTURE IS ALSO DISCLOSED. THE INVENTION IS PARTICULARLY USEFUL IN INTERCONNECT STRUCTURES COMPRISING LOW-K DIELECTRIC MATERIAL FOR THE INTER-LAYER DIELECTRIC (ILD) AND COPPER FOR THE CONDUCTORS.