公开(公告)号：DE102012221387B4

公开(公告)日：2019-12-24

申请号：DE102012221387

申请日：2012-11-22

Applicant: IBM

Inventor： CAO QING ,  GUO DECHAO ,  HAN SHU-JEN ,  LU YU ,  WONG KEITH KWONG HON

IPC: H01L29/78 ,  B82Y10/00 ,  H01L21/336 ,  H01L29/161 ,  H01L29/775

Abstract: Struktur, aufweisend:eine Rippenstruktur, die sich auf einem Substrat (10) befindet und eine Länge in einer Längsrichtung (L) und eine Breite (B) in einer Breitenrichtung, jeweils parallel zum Substrat (10), aufweist, und die mindestens ein Schichtpaar (30, 40) aufweist, wobei jedes Schichtpaar (30, 40) in dem mindestens einen Schichtpaar (30, 40) eine Materialschicht (30) mit einem ersten isoelektrischen Punkt, die einen ersten isoelektrischen Punkt aufweist, und eine Materialschicht (40) mit einem zweiten isoelektrischen Punkt aufweist, die einen zweiten isoelektrischen Punkt aufweist, der sich von dem ersten isoelektrischen Punkt unterscheidet; undKohlenstoff-Nanoröhren (50), die sich auf Seitenwänden in Längsrichtung der mindestens einen Materialschicht (30) mit einem ersten isoelektrischen Punkt befinden, wobei mindestens eine Materialschicht (40) mit einem zweiten isoelektrischen Punkt eine Fläche einer Kohlenstoff-Nanoröhre (50) nicht berührt, wobei jede der Kohlenstoff-Nanoröhren (50) eine Seitenwand aufweist, die eine der Seitenwände in Längsrichtung berührt.

公开(公告)号：GB2511002B

公开(公告)日：2016-01-06

申请号：GB201408617

申请日：2012-11-07

Applicant: IBM

Inventor： GUO DECHAO ,  HAN SHU-JEN ,  KIEWRA EDWARD WILLIAM ,  SHIU KUEN-TING

IPC: H01L21/8238 ,  H01L27/06

Abstract: Techniques for employing different channel materials within the same CMOS circuit are provided. In one aspect, a method of fabricating a CMOS circuit includes the following steps. A wafer is provided having a first semiconductor layer on an insulator. STI is used to divide the first semiconductor layer into a first active region and a second active region. The first semiconductor layer is recessed in the first active region. A second semiconductor layer is epitaxially grown on the first semiconductor layer, wherein the second semiconductor layer comprises a material having at least one group III element and at least one group V element. An n-FET is formed in the first active region using the second semiconductor layer as a channel material for the n-FET. A p-FET is formed in the second active region using the first semiconductor layer as a channel material for the p-FET.

公开(公告)号：GB2503848B

公开(公告)日：2015-07-29

申请号：GB201318709

申请日：2012-02-24

Applicant: IBM

Inventor： YEH CHUN-CHEN ,  GUO DECHAO ,  CAI MING ,  KULKARNI PRANITA

IPC: H01L21/8232 ,  H01L29/78

公开(公告)号：GB2504434B

公开(公告)日：2015-07-22

申请号：GB201320100

申请日：2012-05-18

Applicant: IBM

Inventor： GUO DECHAO ,  HAN SHU-JEN ,  WONG KEITH KWONG HON ,  YUAN JUN

IPC: H01L27/108 ,  H01L29/417 ,  H01L29/423 ,  H01L29/66 ,  H01L29/786 ,  H01L51/05

公开(公告)号：DE112011101215B4

公开(公告)日：2014-12-11

申请号：DE112011101215

申请日：2011-05-18

Applicant: IBM

Inventor： GUO DECHAO ,  OLDIGES PHILIP ,  CHEN TZE-CHIANG ,  WANG YANFENG

IPC: H01L29/51 ,  H01L21/28

Abstract: Gate-Stapel-Struktur für Feldeffekttransistor(FET)-Einheiten, enthaltend: eine stickstoffreiche erste Dielektrikumsschicht, welche über einer Halbleitersubstratfläche ausgebildet ist; eine stickstoffarme, sauerstoffreiche zweite Dielektrikumsschicht, welche auf der stickstoffreichen ersten Dielektrikumsschicht ausgebildet ist, wobei die erste und zweite Dielektrikumsschicht in Kombination eine Doppelschicht-Grenzflächenschicht mit niedriger Dielektrizitätskonstante bilden; eine Dielektrikumsschicht hoher Dielektrizitätskonstante k, welche über der Doppelschicht-Grenzflächenschicht ausgebildet ist; eine Metall-Gate-Leiterschicht, welche über der Dielektrikumsschicht hoher Dielektrizitätskonstante k ausgebildet ist; und die Austrittsarbeit einstellende Dotierstoffarten, welche in die Dielektrikumsschicht hoher Dielektrizitätskonstante k und in die stickstoffarme sauerstoffreiche zweite Dielektrikumsschicht diffundiert sind, und wobei die stickstoffreiche erste Dielektrikumsschicht dazu dient, die die Austrittsarbeit einstellenden Dotierstoffarten von der Halbleitersubstratfläche fernzuhalten.

公开(公告)号：DE112012001732T5

公开(公告)日：2014-04-10

申请号：DE112012001732

申请日：2012-05-18

Applicant: IBM

Inventor： GUO DECHAO ,  HAN SHU-JEN ,  WONG KEITH KWONG HON ,  YUAN JUN

IPC: H01L21/336 ,  H01L27/108

Abstract: Eine Einheit und ein Verfahren zur Fertigung von Einheiten beinhaltet ein Ausbilden (202) einer vergrabenen Gate-Elektrode in einem dielektrischen Substrat und ein Strukturieren (212) eines Stapels, der eine Schicht mit hoher Dielektrizitätskonstante, eine halbleitende Schicht auf der Grundlage von Kohlenstoff und eine Schutzschicht über der vergrabenen Gate-Elektrode aufweist. Eine dielektrische Isolationsschicht, die über dem Stapel ausgebildet wird, wird geöffnet (216), um Vertiefungen in Bereichen angrenzend an den Stapel zu definieren. Die Vertiefungen werden geätzt (218), um Hohlräume auszubilden und einen Abschnitt der Schicht mit hoher Dielektrizitätskonstante zu entfernen, um die halbleitende Schicht auf der Grundlage von Kohlenstoff auf gegenüberliegenden Seiten der vergrabenen Gate-Elektrode freizulegen. Ein leitfähiges Material wird in den Hohlräumen abgeschieden (224), um selbstausgerichtete Source- und Drain-Bereiche auszubilden.

公开(公告)号：DE102012221824A1

公开(公告)日：2013-06-20

申请号：DE102012221824

申请日：2012-11-29

Applicant: IBM

Inventor： CAI MING ,  GUO DECHAO ,  KULKARNI PRANITA ,  YEH CHUN-CHEN

IPC: H01L21/336 ,  H01L29/78

Abstract: Es werden Multi-Gate-Transistoreinheiten und Verfahren zu ihrer Herstellung offenbart. Gemäß einem Verfahren werden eine Finne und eine Gate-Struktur gebildet, die auf mehreren Flächen der Finne angeordnet ist. Außerdem wird mindestens ein Abschnitt einer Erweiterung der Finne entfernt, um einen zurückgenommenen Abschnitt zu bilden, der sich unterhalb der Gate-Struktur befindet, sich unterhalb einer Kanalzone der Finne befindet und mindestens eine abgewinkelte Einkerbung aufweist. Ferner lässt man in der mindestens einen abgewinkelten Einkerbung unterhalb der Kanalzone und entlang einer Fläche der Kanalzone eine Anschlusserweiterung anwachsen, so dass die Anschlusserweiterung die Kanalzone mit einer Spannung versieht, um die Ladungsträgermobilität in der Kanalzone zu erhöhen.

公开(公告)号：DE112011102606T5

公开(公告)日：2013-06-13

申请号：DE112011102606

申请日：2011-08-18

Applicant: IBM

Inventor： WONG KEITH KWONG HON ,  GUO DECHAO

IPC: H01L21/8238 ,  H01L21/28 ,  H01L21/336 ,  H01L29/49 ,  H01L29/51

Abstract: Es wird ein Transistor hergestellt, indem eine Polysilicium-Gate-Zone über einer dotierten Zone eines Substrats entfernt wird und eine Maskenschicht über dem Substrat derart gebildet wird, dass die dotierte Zone durch eine Öffnung innerhalb der Maskenschicht frei liegt. Auf oberen und Seitenflächen der Maskenschicht und auf einer oberen Fläche der dotierten Zone wird eine Grenzschicht abgeschieden. Eine Schicht, welche dafür geeignet ist, eine Schwellenspannung des Transistors zu verringern und/oder eine Dicke einer Inversionsschicht des Transistors zu verringern, wird auf der Grenzschicht abgeschieden. Die Schicht weist Metall auf, z. B. Aluminium oder Lanthan, welches in die Grenzschicht diffundiert, und weist auch Oxid auf, z. B. Hafniumoxid. Innerhalb der Öffnung der Maskenschicht wird ein leitfähiger Stopfen, z. B. ein Metallstopfen, gebildet. Die Grenzschicht, die Schicht auf der Grenzschicht und der leitfähige Stopfen sind eine Ersatz-Gate-Zone des Transistors.

公开(公告)号：DE102012218580A1

公开(公告)日：2013-04-18

申请号：DE102012218580

申请日：2012-10-11

Applicant: IBM

Inventor： YUAN JUN ,  GUO DECHAO ,  HAN SHU-JEN ,  WONG KEITH KWONG HON

IPC: H01L21/8234 ,  H01L21/265 ,  H01L21/8238 ,  H01L21/84 ,  H01L27/088 ,  H01L27/092 ,  H01L27/12 ,  H01L29/786

Abstract: Ein Verfahren beinhaltet ein Bereitstellen eines Wafers, der eine Halbleiterschicht aufweist, die eine Isolatorschicht aufweist, die auf der Halbleiterschicht angeordnet ist. In der Isolatorschicht werden Öffnungen ausgebildet, um eine Oberfläche der Halbleiterschicht freizulegen, wobei jede Öffnung einer Stelle entspricht, an der ein Transistorkanal in der Halbleiterschicht entsteht, der unter einem Gate-Stapel angeordnet ist. Das Verfahren beinhaltet des Weiteren ein Abscheiden einer Gate-Isolatorschicht mit hoher Dielektrizitätskonstante, um die freigelegte Oberfläche der Halbleiterschicht und Seitenwände der Isolatorschicht zu bedecken; Abscheiden einer Gate-Metallschicht, die über der Gate-Isolatorschicht mit hoher Dielektrizitätskonstante liegt; und Implantieren von Kohlenstoff durch die Gate-Metallschicht und die darunterliegende Gate-Isolatorschicht mit hoher Dielektrizitätskonstante, um in einem oberen Abschnitt der Halbleiterschicht einen mit Kohlenstoff implantierten Bereich auszubilden, der eine Konzentration von Kohlenstoff aufweist, die ausgewählt worden ist, um einen Spannungsschwellenwert des Transistors festzulegen.

公开(公告)号：DE112011100421T5

公开(公告)日：2012-11-22

申请号：DE112011100421

申请日：2011-03-15

Applicant: IBM

Inventor： GUO DECHAO ,  HAENSCH WILFRIED E ,  WANG XINHUI ,  WONG KEITH KWONG HON

IPC: H01L29/78 ,  H01L23/48

Abstract: Ein Verfahren zum Bilden eines Feldeffekttransistors umfasst das Bilden eines Gate-Stapels, eines Abstandhalters in Nachbarschaft zu gegenüber liegenden Seiten des Gate-Stapels, einer Silicid-Source-Zone und einer Silicid-Drain-Zone auf gegenüberliegenden Seiten des Abstandhalters, das epitaxiale Anwachsenlassen von Silicium auf der Source-Zone und der Drain-Zone; das Bilden einer Deckschicht auf dem Gate-Stapel und dem Abstandhalter, das Entfernen eines Teils der Deckschicht, um einen Teil der Hartmaskenschicht frei zu legen, das Entfernen der frei liegenden Teile der Hartmaskenschicht, um eine Siliciumschicht des Gate-Stapels frei zu legen, das Entfernen frei liegenden Siliciums, um einen Teil einer Metallschicht des Gate-Stapels, die Source-Zone und die Drain-Zone frei zu legen; und das Aufbringen eines leitfähigen Materials auf die Metallschicht des Gate-Stapels, die Silicid-Source-Zone und die Silicid-Drain-Zone.