公开(公告)号：DE102012217491A1

公开(公告)日：2013-04-18

申请号：DE102012217491

申请日：2012-09-26

Applicant: IBM

Inventor： ANDO TAKASHI ,  CHANG JOSEPHINE B ,  KANAKASABAPATHY SIVANANDA K ,  KULKARNI PRANITA ,  STANDAERT THEODORUS E ,  YAMASHITA TENKO

IPC: H01L29/78 ,  H01L21/283 ,  H01L21/336 ,  H01L29/51

Abstract: Ein Transistor, zum Beispiel ein FinFET, weist eine Gate-Struktur auf, die über einem Substrat angeordnet ist. Die Gate-Struktur weist eine Breite und auch eine Länge und eine Höhe auf, welche zwei gegenüberliegende Seitenwände der Gate-Struktur definieren. Der Transistor weist ferner mindestens einen elektrisch leitfähigen Kanal zwischen einer Source-Zone und einer Drain-Zone, welcher durch die Seitenwände der Gate-Struktur hindurch führt; eine dielektrische Schicht, welche über der Gate-Struktur und Abschnitten des elektrisch leitfähigen Kanals angeordnet ist, die außerhalb der Gate-Struktur liegen; und einen Luftspalt auf, der unter der dielektrischen Schicht liegt. Der Luftspalt ist in Nachbarschaft zu den Seitenwänden der Gate-Struktur angeordnet und wirkt so, dass er die parasitäre Kapazität des Transistors verringert. Es wird auch mindestens ein Verfahren zur Herstellung des Transistors offenbart.

公开(公告)号：DE112016001414T5

公开(公告)日：2017-12-14

申请号：DE112016001414

申请日：2016-05-06

Applicant: IBM

Inventor： KANAKASABAPATHY SIVANANDA K ,  LIE FEE LI ,  SEO SOON-CHEON ,  SIEG STUART ,  HE HONG ,  KARVE GAURI ,  LIU DERRICK ,  DORIS BRUCE

IPC: H01L21/336

Abstract: Es wird eine Halbleiterstruktur bereitgestellt, die einen Halbleiterfinnenabschnitt mit einer Endwand umfasst, die sich von einem Substrat aufwärts erstreckt. Eine Gatestruktur überspannt einen Abschnitt des Halbleiterfinnenabschnitts. Ein erster Satz von Gateabstandshaltern ist auf gegenüberliegenden Seitenwandoberflächen der Gatestruktur positioniert und ein zweiter Satz von Gateabstandshaltern ist auf Seitenwänden des ersten Satzes von Gateabstandshaltern positioniert. Ein Gateabstandshalter des zweiten Satzes von Gateabstandshaltern hat einen unteren Abschnitt, der direkt mit der Endwand des Halbleiterfinnenabschnitts in Berührung steht.

公开(公告)号：DE102016205180A1

公开(公告)日：2016-10-06

申请号：DE102016205180

申请日：2016-03-30

Applicant: IBM

Inventor： FAN SU CHEN ,  KANAKASABAPATHY SIVANANDA K ,  OK INJO ,  YAMASHITA TENKO

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088 ,  H01L27/092 ,  H01L29/78

Abstract: Es wird eine Technik für eine Transistor-Struktur mit mehreren Schwellenspannungen bereitgestellt. Ein schmaler Kanal und ein langer Kanal werden auf einer Fin gebildet. Auf der Fin wird eine epitaxiale Schicht gebildet, und auf der epitaxialen Schicht wird eine Schicht aus einem Zwischenschicht-Dielektrikum gebildet. Abstandshalter auf der Fin definieren den schmalen Kanal und den langen Kanal. In dem schmalen und dem langen Kanal wird ein dielektrisches Material mit einem hohen k abgeschieden. Eine Metallschicht wird auf dem dielektrischen Material mit einem hohen k in dem schmalen und dem langen Kanal abgeschieden. Eine Höhe des dielektrischen Materials mit einem hohen k in dem schmalen Kanal wird zurückgesetzt. Die Metallschicht wird von dem schmalen und dem langen Kanal entfernt. In dem schmalen und dem langen Kanal wird ein Metall mit einer Austrittsarbeit abgeschieden. Es wird ein Leitungsmetall für ein Gate abgeschieden, um den schmalen Kanal und den langen Kanal zu füllen. Auf der Oberseite der Struktur wird eine Abdeckschicht abgeschieden.

公开(公告)号：DE112012004187T5

公开(公告)日：2014-06-26

申请号：DE112012004187

申请日：2012-05-29

Applicant: IBM

Inventor： RAGHUNATHAN SUDHARSHANAN ,  KANAKASABAPATHY SIVANANDA K ,  JUNG RYAN O ,  GABOR ALLEN H ,  BURNS SEAN D ,  MCLELLAN ERIN CATHERINE

IPC: H01L21/027

Abstract: Eine Ausführungsform der vorliegenden Erfindung stellt ein Verfahren zum Bilden einer Halbleitereinheit mit mehreren kritischen Abmessungen in einem Prozess für einen Transfer von Abbildungen von Seitenwänden bereit. Das Verfahren beinhaltet ein Bilden einer dielektrischen Schicht mit mehreren Niveaus über einer Vielzahl von Mandrells, wobei die dielektrische Schicht mit mehreren Niveaus eine Vielzahl von Bereichen aufweist, welche die Vielzahl von Mandrells bedecken, wobei die Vielzahl von Bereichen der dielektrischen Schicht mit mehreren Niveaus unterschiedliche Dicken aufweist; ein Ätzen der Vielzahl von Bereichen der dielektrischen Schicht mit mehreren Niveaus zu Abstandshaltern, indem ein gerichteter Ätzprozess angewendet wird, wobei die Abstandshalter unmittelbar neben Seitenwänden der Vielzahl von Mandrells gebildet werden und unterschiedliche Breiten aufweisen, die mit den unterschiedlichen Dicken der Vielzahl von Bereichen der dielektrischen Schicht mit mehreren Niveaus korrespondieren; ein Entfernen der Vielzahl von Mandrells zwischen den Abstandshaltern; sowie ein Transferieren von Abbildungen der Unterseiten der Abstandshalter in eine oder mehrere Schichten unterhalb der Abstandshalter.