公开(公告)号：GB2494362B

公开(公告)日：2015-05-20

申请号：GB201300268

申请日：2011-06-23

Applicant: IBM

Inventor： GAMBINO JEFFREY P ,  MOON MATTHEW D ,  MURPHY WILLIAM J ,  NAKOS JAMES S ,  PASTEL PAUL W ,  PHILIPS BRETT A

IPC: H01L27/115 ,  H01L21/28 ,  H01L29/78

Abstract: Ferro-electric capacitor modules, methods of manufacture and design structures. The method of manufacturing the ferro-electric capacitor includes forming a barrier layer on an insulator layer of a CMOS structure. The method further includes forming a top plate and a bottom plate over the barrier layer. The method further includes forming a ferro-electric material between the top plate and the bottom plate. The method further includes encapsulating the barrier layer, top plate, bottom plate and ferro-electric material with an encapsulating material. The method further includes forming contacts to the top plate and bottom plate, through the encapsulating material. At least the contact to the top plate and a contact to a diffusion of the CMOS structure are in electrical connection through a common wire.

公开(公告)号：GB2494600B

公开(公告)日：2015-02-25

申请号：GB201300265

申请日：2011-06-08

Applicant: IBM

Inventor： DANG DINH ,  DOAN THAI ,  DUNBAR GEORGE A ,  HE ZHONG-XIANG ,  HERRIN RUSSELL T ,  JAHNES CHRISTOPHER V ,  MALING JEFFREY C ,  MURPHY WILLIAM J ,  STAMPER ANTHONY K ,  TWOMBLY JOHN G ,  WHITE ERIC J

IPC: B81B3/00 ,  B81C1/00 ,  H01H57/00

Abstract: A method of forming at least one Micro-Electro-Mechanical System (MEMS) includes patterning a wiring layer to form at least one fixed plate and forming a sacrificial material on the wiring layer. The method further includes forming an insulator layer of one or more films over the at least one fixed plate and exposed portions of an underlying substrate to prevent formation of a reaction product between the wiring layer and a sacrificial material. The method further includes forming at least one MEMS beam that is moveable over the at least one fixed plate. The method further includes venting or stripping of the sacrificial material to form at least a first cavity.

公开(公告)号：DE112012003959T5

公开(公告)日：2014-07-03

申请号：DE112012003959

申请日：2012-09-11

Applicant: IBM

Inventor： COONEY EDWARD C ,  GAMBINO JEFFREY P ,  HE ZHONG-XLANG ,  LIU XIAO-HU ,  MILO GARY L ,  MURPHY WILLIAM J ,  MCDEVITT THOMAS L

IPC: H01L21/4763

Abstract: Eine Einheit, die einen Isolator und Schichten auf dem Isolator aufweist. Jede der Schichten beinhaltet einen ersten Metallleiter und einen zweiten Metallleiter, der benachbart zu dem ersten Metallleiter positioniert ist. Die ersten Metallleiter beinhalten eine erste vertikal gestapelte Struktur, und die zweiten Metallleiter beinhalten eine zweite vertikal gestapelt Struktur. Zumindest ein Luftspalt ist zwischen der ersten vertikal gestapelten Struktur und der zweiten vertikal gestapelten Struktur positioniert. Der Spalt kann eine Metallfüllung beinhalten.

公开(公告)号：DE112011102130B4

公开(公告)日：2019-03-14

申请号：DE112011102130

申请日：2011-06-08

Applicant: IBM

Inventor： DUNBAR GEORGE A ,  HE ZHONG-XIANG ,  MALING JEFFREY C ,  MURPHY WILLIAM J ,  STAMPER ANTHONY K

IPC: B81C1/00 ,  B81B7/00

Abstract: Verfahren zum Bilden mindestens eines mikroelektromechanischen Systems (MEMS), aufweisend:Bilden einer unteren Verdrahtungsschicht auf einem Substrat (10);Bilden mehrerer diskreter parallel zueinander verlaufender Leiter (14) aus der unteren Verdrahtungsschicht, wobei die parallel zueinander verlaufenden Leiter (14) an einem jeweiligen ersten Ende durch einen ersten Verbindungsleiter, der senkrecht zu den parallel zueinander verlaufende Leitern (14) verläuft, verbunden sind, und wobei Längen der parallel zueinander verlaufende Leiter (14) von einem außenliegenden der Leiter (14) der so geschlitzten Leiterstruktur zu einem anderen außenliegenden Leiter (14) der geschlitzten Leiterstruktur suksessive zunehmen,Bilden eines zweiten Verbindungsleiters, der die parallel zueinander verlaufenden Leiter (14) an einem jeweiligen zweiten Ende der parallel zueinander verlaufende Leiter (14) miteinander verbindet, und wobei der erste Verbindungsleiter und der zweite Verbindungsleiter jeweils eine Breite aufweist, die geringer ist als eine Breite eines der parallel zueinander verlaufenden Leiter (14), wobei eine untere Kondensatorplatte des MEMS durch die parallel zueinander verlaufenden Leiter (14) sowie den ersten und den zweiten Verbindungsleiter gebildet wird, undBilden eines MEMS-Elektrodenarms über den mehreren parallel zueinander verlaufender Leitern (14), wobei der MEMS-Elektrodenarm eine obere Kondensatorplatte des MEMS aufweist.

公开(公告)号：DE112011102130T5

公开(公告)日：2013-03-28

申请号：DE112011102130

申请日：2011-06-08

Applicant: IBM

Inventor： DUNBAR GEORGE A ,  HE ZHONG-XIANG ,  MALING JEFFREY C ,  MURPHY WILLIAM J ,  STAMPER ANTHONY K

IPC: H01L23/48 ,  B81B7/00

Abstract: Ein Verfahren zum Bilden mindestens eines mikroelektromechanischen Systems (MEMS) weist das Bilden einer unteren Verdrahtungsschicht auf einem Substrat auf. Das Verfahren weist ferner das Bilden mehrerer diskreter Drähte (14) aus der unteren Verdrahtungsschicht auf. Das Verfahren weist ferner das Bilden eines Elektrodenarms (38) über den mehreren diskreten Drähten auf. Mindestens eines aus dem Bilden des Elektrodenarms und der mehreren diskreten Drähte erfolgt mit einem Layout, welches Hügel und Triplepunkte bei der folgenden Siliciumabscheidung (50) minimiert.

公开(公告)号：GB2494600A

公开(公告)日：2013-03-13

申请号：GB201300265

申请日：2011-06-08

Applicant: IBM

Inventor： DANG DINH ,  DOAN THAI ,  DUNBAR GEORGE A ,  HE ZHONG-XIANG ,  HERRIN RUSSELL T ,  JAHNES CHRISTOPHER V ,  MALING JEFFREY C ,  MURPHY WILLIAM J ,  STAMPER ANTHONY K ,  TWOMBLY JOHN G ,  WHITE ERIC J

IPC: B81B3/00 ,  B81C1/00 ,  H01H57/00

Abstract: Planar cavity Micro-Electro-Mechanical System (MEMS) structures, methods of manufacture and design structure are provided. The method includes forming at least one Micro-Electro-Mechanical System (MEMS) cavity (60a, 60b) having a planar surface using a reverse damascene process.

公开(公告)号：GB2494362A

公开(公告)日：2013-03-06

申请号：GB201300268

申请日：2011-06-23

Applicant: IBM

Inventor： GAMBINO JEFFREY P ,  MOON MATTHEW D ,  MURPHY WILLIAM J ,  NAKOS JAMES S ,  PASTEL PAUL W ,  PHILIPS BRETT A

IPC: H01L27/115 ,  H01L21/28 ,  H01L29/78

Abstract: Ferro-electric capacitor modules, methods of manufacture and design structures. The method of manufacturing the ferro-electric capacitor includes forming a barrier layer on an insulator (18) layer of a CMOS structure (10). The method further includes forming a top plate (32) and a bottom plate (28) over the barrier layer. The method further includes forming a ferro-electric material (30) between the top plate (32) and the bottom plate (28). The method further includes encapsulating the barrier layer, top plate (32), bottom plate (28) and ferro-electric material (30) with an encapsulating material (36). The method further includes forming contacts (20) to the top plate (32) and bottom plate (28), through the encapsulating material (36). At least the contact (20) to the top plate (32) and a contact (20) to a diffusion of the CMOS structure are in electrical connection through a common wire.

公开(公告)号：GB2494360A

公开(公告)日：2013-03-06

申请号：GB201300091

申请日：2011-06-08

Applicant: IBM

Inventor： DUNBAR GEORGE A ,  HE ZHONG-XIANG ,  MURPHY WILLIAM J ,  STAMPER ANTHONY K ,  MALING JEFFREY

IPC: B81C1/00

Abstract: A method of forming at least one Micro-Electro-Mechanical System (MEMS) includes forming a lower wiring layer on a substrate. The method further includes forming a plurality of discrete wires (14) from the lower wiring layer. The method further includes forming an electrode beam (38) over the plurality of discrete wires. The at least one of the forming of the electrode beam and the plurality of discrete wires are formed with a layout which minimizes hillocks and triple points in subsequent silicon deposition (50).