中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

10 records (took 0.033 seconds)

    METAL WIRES OF A STACKED INDUCTOR
    1.
    发明申请
    METAL WIRES OF A STACKED INDUCTOR 审中-公开
    堆叠电感器的金属线

    公开(公告)号：WO2014195840A2

    公开(公告)日：2014-12-11

    申请号：PCT/IB2014061853

    申请日：2014-05-30

    Applicant: IBM ,  IBM CHINA LTD

    Inventor： COONEY EDWARD C ,  DANG DINH ,  DEMUYNCK DAVID A ,  MC TAGGART SARAH A ,  MILO GARY L ,  ROMA MELISSA J ,  THOMPSON JEFFREY L ,  WEEKS THOMAS W

    CPC classification number: H01L28/10 ,  H01L23/5227 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: A method including forming a first metal wire in a first dielectric layer, the first metal wire including a first vertical side opposite from a second vertical side; and forming a second metal wire in a second dielectric layer above the first dielectric layer, the second metal wire including a third vertical side opposite from a fourth vertical side, where the first vertical side is laterally offset from the third vertical side by a first predetermined distance, and the second vertical side is laterally offset from the fourth vertical side by a second predetermined distance, where the first metal wire and the second metal wire are in direct contact with one another.

    Abstract translation: 一种包括在第一电介质层中形成第一金属线的方法，所述第一金属线包括与第二垂直侧相对的第一垂直侧; 以及在所述第一电介质层上方的第二电介质层中形成第二金属线，所述第二金属线包括与第四垂直侧相反的第三垂直侧，其中所述第一垂直侧从所述第三垂直侧横向偏移第一预定 距离，第二垂直侧与第四垂直侧横向偏移第二预定距离，其中第一金属线和第二金属线彼此直接接触。

    Abgeflachte Substratoroberfläche für ein Bonden eines Substrats
    4.
    发明专利
    Abgeflachte Substratoroberfläche für ein Bonden eines Substrats 未知

    公开(公告)号：DE112012004106T5

    公开(公告)日：2014-07-10

    申请号：DE112012004106

    申请日：2012-08-03

    Applicant: IBM

    Inventor： COONEY EDWARD C ,  DUNN JAMES S ,  MARTIN DALE W ,  MUSANTE CHARLES F ,  RAINEY BETH-ANN ,  SHI LEATHEN ,  SPROGIS EDMUND J ,  TSANG CORNELIA K

    IPC: H01L21/60 ,  H01L21/58 ,  H01L23/48

    Abstract: Verfahren zum Bonden von Substratoberflächen, gebondete Substratanordnungen sowie Entwurfsstrukturen für eine gebondete Substratanordnung. Es werden Einheiten-Strukturen (18, 19, 20, 21) eines Produkt-Chips (25) unter Verwendung einer ersten Oberfläche (15) eines Einheiten-Substrats (10) gebildet. Auf dem Produkt-Chip wird eine Verdrahtungsschicht (26) einer Zwischenverbindungsstruktur für die Einheiten-Strukturen gebildet. Die Verdrahtungsschicht wird planarisiert. Ein provisorischer Handhabungswafer (52) wird entfernbar an die planarisierte Verdrahtungsschicht gebondet. In Reaktion auf das entfernbare Bonden des provisorischen Handhabungswafers an die planarisierte erste Verdrahtungsschicht wird eine zweite Oberfläche (54) des Einheiten-Substrats, die entgegengesetzt zu der ersten Oberfläche ist, an ein endgültiges Handhabungssubstrat (56) gebondet. Anschließend wird der provisorische Handhabungswafer von der Anordnung entfernt.

    Flattened substrate surface for substrate bonding
    5.
    发明专利
    Flattened substrate surface for substrate bonding 未知

    公开(公告)号：GB2509683A

    公开(公告)日：2014-07-09

    申请号：GB201408711

    申请日：2012-08-03

    Applicant: IBM

    Inventor： COONEY EDWARD C ,  DUNN JAMES S ,  MARTIN DALE W ,  MUSANTE CHARLES F ,  RAINEY BETH-ANN ,  SHI LEATHEN ,  SPROGIS EDMUND J ,  TSANG CORNELIA K

    IPC: H01L23/522 ,  H01L21/768 ,  H01L23/528

    Abstract: Methods for bonding substrate surfaces, bonded substrate assemblies, and design structures for a bonded substrate assembly. Device structures (18, 19, 20, 21) of a product chip (25) are formed using a first surface (15) of a device substrate (10). A wiring layer (26) of an interconnect structure for the device structures is formed on the product chip. The wiring layer is planarized. A temporary handle wafer (52) is removably bonded to the planarized wiring layer. In response to removably bonding the temporary handle wafer to the planarized first wiring layer, a second surface (54) of the device substrate, which is opposite to the first surface, is bonded to a final handle substrate (56). The temporary handle wafer is then removed from the assembly.

    Thick on-chip high-performance wiring structures
    8.
    发明专利
    Thick on-chip high-performance wiring structures 未知

    公开(公告)号：GB2512783A

    公开(公告)日：2014-10-08

    申请号：GB201412764

    申请日：2013-01-03

    Applicant: IBM

    Inventor： COONEY EDWARD C ,  GAMBINO JEFFREY P ,  HE ZHONG-XIANG ,  LEE TOM C ,  LIU XIAO HU

    IPC: H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532

    Abstract: Methods for fabricating a back-end-of-line (BEOL) wiring structure, BEOL wiring structures (10), and design structures for a BEOL wiring structure. The BEOL wiring may be fabricated by forming a first wire (44, 45) in a dielectric layer (18) and annealing the first wire in an oxygen- free atmosphere. After the first wire is annealed, a second wire (60, 61) is formed in vertical alignment with the first wire. A final passivation layer (74), which is comprised of an organic material such as polyimide, is formed that covers an entirety of a sidewall of the second wire.

    Dicke On-Chip-Verdrahtungsstrukturen mit hoher Leistungsfähigkeit
    9.
    发明专利
    Dicke On-Chip-Verdrahtungsstrukturen mit hoher Leistungsfähigkeit 未知

    公开(公告)号：DE112013000373T5

    公开(公告)日：2014-08-28

    申请号：DE112013000373

    申请日：2013-01-03

    Applicant: IBM

    Inventor： COONEY EDWARD C ,  GAMBINO JEFFREY P ,  HE ZHONG-XIANG ,  LEE TOM C ,  LIU XIAO H

    IPC: H01L21/00

    Abstract: Verfahren zum Herstellen einer Back-End-of-Line(BEOL)-Verdrahtungsstruktur, BEOL-Verdrahtungsstrukturen (10) sowie Entwurfsstrukturen für eine BEOL-Verdrahtungsstruktur. Die BEOL-Verdrahtungsstruktur kann mittels Bilden eines ersten Drahtes (44, 45) in einer dielektrischen Schicht (18) und Wärmebehandeln des ersten Drahtes in einer sauerstofffreien Umgebung hergestellt werden. Nach der Wärmebehandlung des ersten Drahtes wird ein zweiter Draht (60, 61) in vertikaler Ausrichtung zu dem ersten Draht gebildet. Es wird eine abschließende Passivierungsschicht (74) gebildet, die aus einem organischen Material wie beispielsweise Polyimid besteht, welche eine Gesamtheit einer Seitenwand des zweiten Drahtes bedeckt.

Patent Agency Ranking