公开(公告)号：GB2505775A

公开(公告)日：2014-03-12

申请号：GB201314519

申请日：2012-01-20

Applicant: IBM

Inventor： ABOU-KHALIL MICHAEL J ,  GAUTHIER JR ROBERT J ,  LEE TOM C ,  LI JUNJUN ,  SOUVICK MITRA ,  PUTNAM CHRISTOPHER S

IPC: H01L29/66 ,  H01L27/02 ,  H01L29/74 ,  H01L29/861

Abstract: Device structures with a reduced junction area in an SOI process, methods of making the device structures, and design structures for a lateral diode (56). The device structure includes one or more dielectric regions (20a, 20b, 20c), such as STI regions, positioned in the device region (18) and intersecting the p-n junction (52, 54) between an anode (40, 42) and cathode (28, 30, 48a, 48b, 49a, 49b, 50a, 50b). The dielectric regions, which may be formed using shallow trench isolation techniques, function to reduce the width of a p-n junction with respect to the width area of the cathode at a location spaced laterally from the p-n junction and the anode. The width difference and presence of the dielectric regions creates an asymmetrical diode structure. The volume of the device region occupied by the dielectric regions is minimized to preserve the volume of the cathode and anode.

公开(公告)号：DE112012000264T5

公开(公告)日：2013-10-02

申请号：DE112012000264

申请日：2012-01-20

Applicant: IBM

Inventor： PUTNAM CHRISTOPHER S ,  LI JUNJUN ,  ABOU-KHALIL MICHAEL J ,  GAUTHIER ROBERT J JR ,  LEE TOM C ,  SOUVICK MITRA

IPC: H01L21/84 ,  H01L21/8249 ,  H01L23/60 ,  H01L27/12

Abstract: Einheitenstrukturen mit einer verringerten Übergangsfläche in einem SOI-Prozess, Verfahren zum Fertigen der Einheitenstrukturen und Konstruktionsstrukturen für eine Lateraldiode (56). Die Einheitenstruktur beinhaltet einen oder mehrere dielektrische Bereiche (20a, 20b, 20c) wie zum Beispiel STI-Bereiche, die in dem Einheitenbereich (18) positioniert sind und sich mit dem p-n-Übergang (52, 54) zwischen einer Anode (40, 42) und einer Kathode (28, 30, 48a, 48b, 49a, 49b, 50a, 50b) überschneiden. Die dielektrischen Bereiche, die mithilfe von Techniken für flache Grabenisolationen ausgebildet werden können, dienen dazu, die Breite eines p-n-Übergangs im Hinblick auf die Breitenfläche der Kathode an einer Position zu verringern, die seitlich von dem p-n-Übergang und der Anode beabstandet ist. Der Breitenunterschied und das Vorhandensein der dielektrischen Bereiche erzeugt eine asymmetrische Diodenstruktur. Das Volumen des Einheitenbereichs, das durch die dielektrischen Bereiche eingenommen wird, wird so weit wie möglich verringert, um das Volumen der Kathode und der Anode zu erhalten.

公开(公告)号：DE112011102518T5

公开(公告)日：2013-09-26

申请号：DE112011102518

申请日：2011-09-14

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL ,  GAUTHIER ROBERT J ,  PUTNAM CHRISTOPHER S ,  LEE TOM C ,  LI JUNJUN ,  MITRA SOUVICK

IPC: H01L23/60 ,  H01L21/822 ,  H01L29/747

Abstract: Es werden bidirektionale, in Serie gegeneinander geschaltete, gestapelte SCRs für Hochspannungs-Pin-ESD-Schutz, Verfahren zur Fertigung und Konstruktionsstrukturen bereitgestellt. Die Einheit beinhaltet einen symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten, gestapelten siliciumgesteuerten Gleichrichter (SCR). Eine Anode (10a) eines ersten der in Serie gegeneinander geschalteten, gestapelten SCRs (10) ist mit einem Eingang (30) verbunden. Eine Anode (20a) eines zweiten der in Serie gegeneinander geschalteten, gestapelten SCRs (20) ist mit Masse (GND) verbunden. Kathoden (10b, 20b) des ersten und zweiten der in Serie gegeneinander geschalteten, gestapelten SCRs sind miteinander verbunden. Jeder der symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten SCRs beinhaltet ein Paar Dioden (D1, D2), die den Strom zu den Kathoden lenken, die beim Anlegen einer Spannung in Sperrrichtung vorgespannt werden und Elemente wirksam aus einem der symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten SCRs deaktivieren, wohingegen die Dioden (D3, D4) eines weiteren der symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten SCRs den Strom in dieselbe Richtung lenken wie die in Sperrrichtung vorgespannten Dioden.

公开(公告)号：DE112011102518B4

公开(公告)日：2018-09-06

申请号：DE112011102518

申请日：2011-09-14

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL ,  GAUTHIER ROBERT J ,  LEE TOM C ,  LI JUNJUN ,  MITRA SOUVICK ,  PUTNAM CHRISTOPHER S

IPC: H01L23/60 ,  H01L21/822 ,  H01L29/747

Abstract: Verfahren zur Herstellung eines Halbleitererzeugnisses, das aufweist:in einem ersten Abschnitt:Ausbilden von Grabenisolationsstrukturen mithilfe von Lithographie-, Ätz- und Abscheideprozessen in einer oberen Schicht eines Silicium-auf-Isolator-Substrats (SOI);zusammenhängend Ausbilden einer n-Wanne und einer p-Wanne in der oberen Schicht, die durch die Grabenisolationsstrukturen begrenzt werden; undAusbilden einer n+-Zone und einer p+-Zone sowohl in der n-Wanne als auch in der p-Wanne mithilfe von Dotierstoffen und gleichzeitiges Blockieren von Abschnitten der n-Wanne und der p-Wanne mit Blöcken; undin einem zweiten Abschnitt angrenzend an den ersten Abschnitt:Ausbilden der Grabenisolationsstrukturen mithilfe derselben CMOS-Bearbeitungsschritte wie bei den Grabenisolationsstrukturen des ersten Abschnitts;Ausbilden der zusammenhängenden n-Wanne und p-Wanne in der oberen Schicht, die durch die Grabenisolationsstrukturen begrenzt werden, mithilfe derselben CMOS-Bearbeitungsschritte wie bei der n-Wanne und der p-Wanne in dem ersten Abschnitt; undAusbilden einer einzigen n+-Zone in der n-Wanne und einer einzigen p+-Zone in der p-Wanne mithilfe derselben CMOS-Bearbeitungsschritte wie bei den n+-Zonen und den p+-Zonen des ersten Abschnitts, wobei Abschnitte der n-Wanne und der p-Wanne die einzige n+-Zone und die einzige p+-Zone trennen.

公开(公告)号：GB2505775B

公开(公告)日：2014-12-24

申请号：GB201314519

申请日：2012-01-20

Applicant: IBM

Inventor： ABOU-KHALIL MICHAEL J ,  GAUTHIER ROBERT J JR ,  LEE TOM C ,  LI JUNJUN ,  SOUVICK MITRA ,  PUTNAM CHRISTOPHER S

IPC: H01L29/66 ,  H01L27/02 ,  H01L29/74 ,  H01L29/861

公开(公告)号：DE112010002791B4

公开(公告)日：2014-03-20

申请号：DE112010002791

申请日：2010-06-17

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL J ,  LEE TOM C ,  LI JUNJUN ,  GAUTHIER ROBERT J JR ,  PUTNAM CHRISTOPHER S ,  MITRA SOUVICK

IPC: H01L23/525 ,  H01L21/768 ,  H01L27/02 ,  H01L27/112

Abstract: Schaltkreisstruktur (100), die Folgendes umfasst: eine Sicherung (150) mit einer ersten Leiterschicht (110), mit einer zweiten Leiterschicht (120) auf der ersten Leiterschicht (110) und mit einer dritten Leiterschicht (130) oberhalb der zweiten Leiterschicht (120), wobei die erste Leiterschicht (110) und die dritte Leiterschicht (130) jeweils einen höheren Atomdiffusionswiderstand als die zweite Leiterschicht (120) aufweisen; eine Spannungsquelle (170); und elektrische Verbindungen (161–164) zwischen der Spannungsquelle (170) und der ersten Leiterschicht (110), zwischen der Spannungsquelle (170) und entgegengesetzten Enden (121, 122) der zweiten Leiterschicht (120) und zwischen der Spannungsquelle (170) und der dritten Leiterschicht (130), wobei die Spannungsquelle (170) selektiv gesteuert werden kann, damit -eine Polarität der Spannung an ausgewählten elektrischen Verbindungen (161–164) geändert werden kann, wodurch ein bidirektionaler Elektronenfluss (220, 320, 420, 520) innerhalb der zweiten Leiterschicht (120) und dadurch eine zerstörungsfreie Bildung von entweder Leitungsunterbrechungen (201, 403, 501, 503) oder Kurzschlüssen innerhalb der zweiten Leiterschicht (120) an den Grenzflächen (125, 126) zur ersten Leiterschicht (110) und zur dritten Leiterschicht (130) selektiv gesteuert wird, wodurch reversibel aufgrund diffundierender Atome von den Grenzflächen (125, 126) weg aus den Kurzschlüssen die Leitungsunterbrechungen (201, 403, 501, 503) entstehen.

公开(公告)号：DE112012001824T5

公开(公告)日：2014-01-30

申请号：DE112012001824

申请日：2012-06-05

Applicant: IBM

Inventor： THOMPSON ERIC ,  BOOTH JR ROGER A ,  LU NING ,  PUTNAM CHRISTOPHER S

IPC: H01L27/08 ,  H01L21/8242

Abstract: Eine Metallkondensatorstruktur beinhaltet eine Vielzahl von Leitungsebenenstrukturen (15, 16, 25, 26), die vertikal mit Durchkontaktierungsebenenstrukturen (31, 32, 33, 34, 41, 42) verbunden sind. Jede erste Leitungsebenenstruktur (15 oder 25) und jede zweite Leitungsebenenstruktur (16 oder 26) beinhaltet einen Satz paralleler Metallleitungen (11 oder 21, 12 oder 22), der physisch an einem Ende mit einer rechteckigen Laschenstruktur (13 oder 23, 14 oder 24) verbunden ist, die eine rechteckige horizontale Querschnittsfläche aufweist. Ein erster Satz paralleler Metallleitungen (11 oder 21) innerhalb einer ersten Leitungsebenenstruktur (15 oder 25) und ein zweiter Satz paralleler Metallleitungen (12 oder 22) innerhalb einer zweiten Leitungsebenenstruktur (16 oder 26) greifen ineinander und verlaufen parallel zueinander und können gemeinsam eine ineinandergreifende, gleichmäßige Rasterabstandstruktur ((11, 12) oder (21, 22)) ausbilden. Da die rechteckigen Laschenstrukturen (13 oder 23, 14 oder 24) nicht innerhalb eines Bereichs zwischen zwei gegenüberliegenden Seitenwänden der rechteckigen Laschenstrukturen (13 oder 23, 14 oder 24) in Richtung zueinander vorstehen, können nicht auflösbare Hilfsstrukturen (SRAFs) eingesetzt werden, um eine gleichmäßige Breite und einen gleichmäßigen Rasterabstand in der gesamten ineinandergreifenden, gleichmäßigen Rasterabstandstruktur ((11, 12) oder (21, 22)) bereitzustellen.