公开(公告)号：GB2510525A

公开(公告)日：2014-08-06

申请号：GB201408644

申请日：2012-11-12

Applicant: IBM

Inventor： CHENG KANGGUO ,  ERVIN JOSEPH ,  PEI CHENGWEN ,  TODI RAVI M ,  WANG GENG

IPC: H01L29/78

Abstract: A dielectric template layer is deposited on a substrate. Line trenches are formed within the dielectric template layer by an anisotropic etch that employs a patterned mask layer. The patterned mask layer can be a patterned photoresist layer, or a patterned hard mask layer that is formed by other image transfer methods. A lower portion of each line trench is filled with an epitaxial rare-earth oxide material by a selective rare-earth oxide epitaxy process. An upper portion of each line trench is filled with an epitaxial semiconductor material by a selective semiconductor epitaxy process. The dielectric template layer is recessed to form a dielectric material layer that provides lateral electrical isolation among fin structures, each of which includes a stack of a rare-earth oxide fin portion and a semiconductor fin portion.

公开(公告)号：GB2506031B

公开(公告)日：2014-07-09

申请号：GB201320434

申请日：2012-05-31

Applicant: IBM

Inventor： PEI CHENGWEN ,  WANG GENG ,  ZHANG YANLI

IPC: H01L29/66 ,  H01L21/336 ,  H01L29/78

Abstract: A pair of horizontal-step-including trenches are formed in a semiconductor layer by forming a pair of first trenches having a first depth around a gate structure on the semiconductor layer, forming a disposable spacer around the gate structure to cover proximal portions of the first trenches, and by forming a pair of second trenches to a second depth greater than the first depth. The disposable spacer is removed, and selective epitaxy is performed to form an integrated epitaxial source and source extension region and an integrated epitaxial drain and drain extension region. A replacement gate structure can be formed after deposition and planarization of a planarization dielectric layer and subsequent removal of the gate structure and laterally expand the gate cavity over epitaxial source and drain extension regions. Alternately, a contact-level dielectric layer can be deposited directly on the integrated epitaxial regions and contact via structures can be formed therein.

公开(公告)号：DE102012220825A1

公开(公告)日：2013-06-06

申请号：DE102012220825

申请日：2012-11-15

Applicant: IBM

Inventor： MESSENGER BRIAN W ,  PARRIES PAUL C ,  PEI CHENGWEN ,  WANG GENG ,  ZHANG YANLI

IPC: H01L27/12 ,  H01L21/768 ,  H01L21/8242 ,  H01L21/84 ,  H01L23/52 ,  H01L27/108

Abstract: Ein Verfahren zum Bilden einer Grabenstruktur, welches das Bilden einer metallhaltigen Schicht zumindest auf den Seitenwänden eines Grabens und das Bilden eines undotierten Halbleiter-Füllmaterials innerhalb des Grabens aufweist. Das undotierte Halbleiter-Füllmaterial und die metallhaltige Schicht werden mit einer ersten Ätzbehandlung bis zu einer ersten Tiefe innerhalb des Grabens zurückgenommen. Das undotierte Halbleiter-Füllmaterial wird anschließend mit einer zweiten Ätzbehandlung bis zu einer zweiten Tiefe innerhalb des Grabens zurückgenommen, die größer als eine erste Tiefe ist. Durch die zweite Ätzbehandlung wird zumindest ein Seitenwandabschnitt der metallhaltigen Schicht frei gelegt. Der Graben wird mit einer dotierten Halbleiter enthaltenden Materialfüllung gefüllt, wobei die dotierte Halbleitermaterialfüllung mit dem zumindest einen Seitenwandabschnitt der metallhaltigen Schicht in direktem Kontakt steht.

公开(公告)号：DE102012220824B4

公开(公告)日：2015-07-23

申请号：DE102012220824

申请日：2012-11-15

Applicant: IBM

Inventor： NUMMY KAREN A ,  PEI CHENGWEN ,  RAUSCH WERNER A ,  WANG GENG

IPC: H01L27/108 ,  H01L21/8242

Abstract: Halbleiterstruktur, aufweisend: einen in einem Halbleitersubstrat angeordneten Graben, der sich in einer Halbleiterschicht erstreckt, welche ein erstens monokristallines Halbleitermaterial aufweist, und der mit einer Knotendielektrikumsschicht und mindestens einem leitfähigen Füllmaterialabschnitt gefüllt ist, wobei der mindestens eine leitfähige Füllmaterialabschnitt einen dotierten Halbleiterfüllungsabschnitt aufweist, der seitlich mit dem ersten monokristallinen Halbleitermaterial in Kontakt steht; und eine Source-Zone, die in die Halbleiterschicht eingebettet ist und ein anderes monokristallines Halbleitermaterial aufweist, welches sich von dem ersten monokristallinen Halbleitermaterial unterscheidet und epitaxial an dem monokristallinen Halbleitermaterial ausgerichtet ist und einen epitaxialen Halbleitermaterialabschnitt bildet; und einen polykristallinen Halbleitermaterialabschnitt, der mit einer obersten horizontalen Fläche des dotierten Halbleiterfüllungsabschnitts in Kontakt steht und ein gleiches Material wie die Source-Zone aufweist und mit der Source-Zone in Kontakt steht.

公开(公告)号：GB2506031A

公开(公告)日：2014-03-19

申请号：GB201320434

申请日：2012-05-31

Applicant: IBM

Inventor： PEI CHENGWEN ,  WANG GENG ,  ZHANG YANLI

IPC: H01L29/66 ,  H01L21/336 ,  H01L29/78

Abstract: A pair of horizontal-step-including trenches are formed in a semiconductor layer by forming a pair of first trenches having a first depth d 1 around a gate structure on the semiconductor layer, forming a disposable spacer 58 around the gate structure to cover proximal portions of the first trenches, and by forming a pair of second trenches to a second depth d2 greater than the first depth d1. The disposable spacer is removed, and selective epitaxy is performed to form an integrated epitaxial source and source extension region 16 and an integrated epitaxial drain and drain extension region 18. A replacement gate structure can be formed after deposition and of a planarization dielectric layer 70 and subsequent removal of the gate structure and laterally expand the gate cavity 59 over expitaxial source 16 and drain extension regions 18. Alternately, a contact-level dielectric layer can be deposited directly on the integrated epitaxial regions and contact via structures can be formed therein.

公开(公告)号：DE102012220824A1

公开(公告)日：2013-06-06

申请号：DE102012220824

申请日：2012-11-15

Applicant: IBM

Inventor： NUMMY KAREN A ,  PEI CHENGWEN ,  RAUSCH WERNER A ,  WANG GENG

IPC: H01L27/108 ,  H01L21/8242

Abstract: Ein Graben wird in einem Halbleitersubstrat gebildet und mit einer Knotendielektrikumsschicht und mindestens einem leitfähigen Füllmaterialabschnitt gefüllt, welcher als innere Elektrode fungiert. Der mindestens eine leitfähige Füllmaterialabschnitt weist einen dotierten polykristallinen Halbleiterfüllungsabschnitt auf. Auf dem Halbleitersubstrat wird ein Gate-Stapel für einen Zugriffstransistor gebildet, und um den Gate-Stapel herum wird ein Gate-Abstandhalter gebildet. Zwischen einer äußeren Seitenwand des Gate-Abstandhalters und einer Seitenwand des dotierten polykristallinen Halbleiterfüllungsabschnitts wird ein Source/Drain-Graben gebildet. Eine epitaxiale Source-Zone und ein polykristalliner Halbleitermaterialabschnitt werden gleichzeitig durch ein selektives Epitaxieverfahren gebildet, so dass die epitaxiale Source-Zone und der polykristalline Halbleitermaterialabschnitt miteinander ohne eine Lücke dazwischen in Kontakt stehen. Der polykristalline Halbleitermaterialabschnitt stellt einen robusten Leitweg mit niedrigem Widerstand zwischen der Source-Zone und der inneren Elektrode bereit.

公开(公告)号：AT539448T

公开(公告)日：2012-01-15

申请号：AT04780833

申请日：2004-08-12

Applicant: IBM

Inventor： WANG GENG ,  MCSTAY KEVIN ,  WEYBRIGHT MARY ,  LI YUJUN ,  CHIDAMBARRAO DURESETI

IPC: H01L21/8234 ,  H01L21/265 ,  H01L21/336 ,  H01L21/8242 ,  H01L29/10 ,  H01L29/78

Abstract: A method of formation of a deep trench vertical transistor is provided. A deep trench with a sidewall in a doped semiconductor substrate is formed. The semiconductor substrate includes a counterdoped drain region in the surface thereof and a channel alongside the sidewall. The drain region has a top level and a bottom level. A counterdoped source region is formed in the substrate juxtaposed with the sidewall below the channel. A gate oxide layer is formed on the sidewalls of the trench juxtaposed with a gate conductor. Perform the step of recessing the gate conductor below the bottom level of the drain region followed by performing angled ion implantation at an angle theta+delta with respect to vertical of a counterdopant into the channel below the source region and performing angled ion implantation at an angle theta with respect to vertical of a dopant into the channel below the source.

公开(公告)号：DE102017128065A1

公开(公告)日：2018-05-30

申请号：DE102017128065

申请日：2017-11-28

Applicant: IBM

Inventor： CHENG KANGGUO ,  LI JUNTAO ,  WANG GENG

IPC: H01L21/336 ,  H01L29/78

Abstract: Ausführungsformen der vorliegenden Erfindung sehen Systeme und Verfahren zum Erzeugen von Oxidabstandshaltern in einem vertikalen Feldeffekttransistor vor. Die Rippe des Kanals ermöglicht, dass elektrischer Strom zwischen dem Source-Anschluss und dem Drain-Anschluss fließt. Durch Verwendung von Opferabstandshaltern und implantierten oxidationsverstärkenden Spezies auf einer Siliciumoberfläche kann eine implantierte oxidationsverstärkende Spezies zu Oxidabstandshaltern oxidiert werden.

公开(公告)号：GB2510525B

公开(公告)日：2015-12-16

申请号：GB201408644

申请日：2012-11-12

Applicant: IBM

Inventor： CHENG KANGGUO ,  ERVIN JOSEPH ,  PEI CHENGWEN ,  TODI RAVI M ,  WANG GENG

IPC: H01L29/78

公开(公告)号：DE112012005252T5

公开(公告)日：2014-10-09

申请号：DE112012005252

申请日：2012-11-12

Applicant: IBM

Inventor： CHENG KANGGUO ,  TODI RAVI M ,  ERVIN JOSEPH ,  PEI CHENGWEN ,  WANG GENG

IPC: H01L21/336

Abstract: Eine dielektrische Vorlagenschicht wird auf einem Substrat abgeschieden. Leitungsgräben werden innerhalb der dielektrischen Vorlagenschicht durch eine anisotrope Ätzung ausgebildet, die eine strukturierte Maskenschicht einsetzt. Bei der strukturierten Maskenschicht kann es sich um eine strukturierte Photolackschicht oder eine strukturierte Hartmaskenschicht handeln, die durch sonstige Bildübertragungsverfahren ausgebildet wird. Ein unterer Abschnitt jedes Leitungsgrabens wird durch einen selektiven Seltenerdoxid-Epitaxieprozess mit einem epitaktischen Seltenerdoxidmaterial gefüllt. Ein oberer Abschnitt jedes Leitungsgrabens wird durch einen selektiven Halbleiter-Epitaxieprozess mit einem epitaktischen Halbleitermaterial gefüllt. Die dielektrische Vorlagenschicht wird vertieft, um eine dielektrische Materialschicht auszubilden, die eine seitliche elektrische Isolation zwischen Finnenstrukturen bereitstellt, die jeweils einen Stapel aus einem Seltenerdoxid-Finnenabschnitt und einem Halbleiter-Finnenabschnitt beinhalten.