公开(公告)号：DE112018004626T5

公开(公告)日：2020-07-16

申请号：DE112018004626

申请日：2018-10-16

Applicant: IBM

Inventor： CHENG KANGGUO ,  LI JUNTAO ,  LEE CHOONGHYUN ,  XU PENG

IPC: H01L27/092 ,  H01L21/336

Abstract: Halbleitereinheiten und Verfahren zur Herstellung davon weisen ein Strukturieren eines Schichtstapels auf, der Kanalschichten, erste Opferschichten zwischen den Kanalschichten und zweite Opferschichten zwischen den Kanalschichten und den ersten Opferschichten aufweist, um einen oder mehrere Einheiten-Bereiche zu bilden. Die ersten Opferschichten werden aus einem Material gebildet, das eine gleiche Gitterkonstante wie ein Material der ersten Opferschichten aufweist, und die zweiten Opferschichten werden aus einem Material gebildet, das eine Gitterfehlpassung mit dem Material der ersten Opferschichten aufweist. Source- und Drainbereiche werden an Seitenwänden der Kanalschichten in dem einen oder den mehreren Einheiten-Bereichen gebildet. Die ersten und die zweiten Opferschichten werden weggeätzt, um die Kanalschichten an den Source- und Drainbereichen aufgehängt zurückzulassen. Ein Gatestapel wird auf den Kanalschichten abgeschieden.

公开(公告)号：DE112016000182T5

公开(公告)日：2017-08-24

申请号：DE112016000182

申请日：2016-01-04

Applicant: IBM

Inventor： HE HONG ,  YANG CHIH-CHAO ,  LI JUNTAO ,  WANG JUNLI

IPC: H01L21/28

Abstract: Ein Verfahren zum Herstellen eines Ersatz-Metall-Gates in einem Transistor-Bauelement, ein Grat-Feldeffekttransistor (FinFET) und ein Verfahren zum Herstellen eines FinFET-Bauelements mit dem Ersatz-Metall-Gate werden beschrieben. Zu dem Verfahren zum Herstellen eines Ersatz-Metall-Gates zählen, ein Ausbilden einer Platzhalter-Gate-Struktur (140) über einem Substrat (110), wobei die Platzhalter-Gate-Struktur (140) von einer isolierenden Schicht (120) umgeben ist, sowie ein Entfernen der Platzhalter-Gate-Struktur (140), um einen Graben (121) innerhalb der isolierenden Schicht (120) freizulegen. Zu dem Verfahren zählen außerdem ein einpassendes Aufbringen einer dielektrischen Materialschicht (160) und einer Austrittsarbeitsmetallschicht (170) über der isolierenden Schicht (120) und in dem Graben (121) sowie ein Entfernen der dielektrischen Materialschicht (160) und einer Austrittsarbeitsmetallschicht (170) von einer Kopffläche der isolierenden Schicht (120), ein Vertiefen der Austrittsarbeitsmetallschicht (170) unter eine Oberseite des Grabens (121), sowie ein selektives Ausbilden eines Gate-Metalls (190) nur auf freigelegten Oberflächen der Austrittsarbeitsmetallschicht (170).

公开(公告)号：DE112018005623T5

公开(公告)日：2020-07-23

申请号：DE112018005623

申请日：2018-12-03

Applicant: IBM

Inventor： LI JUNTAO ,  CHENG KANGGUO ,  JIANG LIYING ,  GAUDIELLO JOHN GERARD

IPC: H01L21/84

Abstract: Ein Verfahren zum Ausbilden einer Logikeinheit und einer Leistungseinheit auf einem Substrat wird bereitgestellt. Das Verfahren enthält ein Ausbilden einer ersten vertikalen Finne auf einem ersten Bereich des Substrats und einer zweiten vertikalen Finne auf einem zweiten Bereich des Substrats, wobei ein Isolationsbereich den ersten Bereich von dem zweiten Bereich trennt, ein Ausbilden eines dielektrischen Unterschichtsegments auf der zweiten vertikalen Finne auf dem zweiten Bereich und ein Ausbilden einer ersten Gate-Struktur auf dem dielektrischen Unterschichtsegment und der zweiten vertikalen Finne auf dem zweiten Bereich.

公开(公告)号：DE112017003172T5

公开(公告)日：2019-03-28

申请号：DE112017003172

申请日：2017-07-21

Applicant: IBM

Inventor： NGUYEN SON VAN ,  YAMASHITA TENKO ,  CHENG KANGGUO ,  HAIGH JR THOMAS JASPER ,  PARK CHANRO ,  LINIGER ERIC ,  LI JUNTAO ,  MEHTA SANJAY

IPC: H01L21/768

Abstract: Es werden Halbleiterbauelemente mit Luftspalt-Abstandhaltern bereitgestellt, die als Teil von BEOL- oder MOL-Schichten der Halbleiterbauelemente ausgebildet sind, sowie Verfahren zur Herstellung solcher Luftspalt-Abstandhalter. Ein Verfahren umfasst beispielsweise ein Bilden einer ersten Metallstruktur und einer zweiten Metallstruktur auf einem Substrat, wobei die erste und zweite Metallstruktur benachbart zueinander angeordnet sind mit Isoliermaterial, das zwischen der ersten und zweiten Metallstruktur angeordnet ist. Das Isoliermaterial wird geätzt, um eine Aussparung zwischen der ersten und zweiten Metallstruktur zu bilden. Eine Schicht aus dielektrischem Material wird mithilfe eines abschnürenden Abscheideprozesses über der ersten und zweiten Metallstruktur abgeschieden, um einen Luftspalt in der Aussparung zwischen der ersten und zweiten Metallstruktur zu bilden, wobei sich ein Teilbereich des Luftspalts über eine Oberseite von mindestens einer der ersten Metallstruktur und der zweiten Metallstruktur hinaus erstreckt.

公开(公告)号：DE112022001841B4

公开(公告)日：2025-03-06

申请号：DE112022001841

申请日：2022-03-29

Applicant: IBM

Inventor： CHENG KANGGUO ,  LIU ZUOGUANG ,  LI JUNTAO ,  XIE RUILONG

IPC: H10B63/10 ,  H10N70/20

Abstract: Phasenänderungsspeicher-Zelle, PCM-Zelle, die aufweist: eine erste Elektrode;ein Heizelement, das mit der ersten Elektrode elektrisch verbunden ist, wobei sichein PCM-Material in einem direkten Kontakt mit einem Ende des Heizelements befindet;das PCM-Material, das mit dem Heizelement elektrisch verbunden ist;eine zweite Elektrode, die mit dem PCM-Material elektrisch verbunden ist;einen ersten resistiven Überzug in einem direkten Kontakt mit und elektrisch verbunden miteiner Seitenwand des Heizelements und mit dem PCM-Material; undeinen elektrisch isolierenden Abstandshalter in einem direkten Kontakt mit der Seitenwand des Heizelements und mit einem Teilbereich des ersten resistiven Überzugs derart, dass sich der erste resistive Überzug nur an einem äußeren Ende des ersten resistiven Überzugs, das dem Heizelement gegenüberliegt, in einem direkten Kontakt mit dem PCM-Material befindet.

公开(公告)号：AU2021276898A1

公开(公告)日：2022-11-10

申请号：AU2021276898

申请日：2021-04-30

Applicant: IBM

Inventor： XIE RUILONG ,  RADENS CARL ,  CHENG KANGGUO ,  LI JUNTAO ,  GUO DECHAO ,  LI TAO ,  KANG TSUNG-SHENG

IPC: H01L29/78 ,  H01L21/336

Abstract: Methods and resulting structures for nanosheet devices having asymmetric gate stacks are disclosed. A nanosheet stack (102) is formed over a substrate (104). The nanosheet stack (102) includes alternating semiconductor layers (108) and sacrificial layers (110). A sacrificial liner (202) is formed over the nanosheet stack (102) and a dielectric gate structure (204) is formed over the nanosheet stack (102) and the sacrificial liner (202). A first inner spacer (302) is formed on a sidewall of the sacrificial layers (110). A gate (112) is formed over channel regions of the nanosheet stack (102). The gate (112) includes a conductive bridge that extends over the substrate (104) in a direction orthogonal to the nanosheet stack (102). A second inner spacer (902) is formed on a sidewall of the gate (112). The first inner spacer (302) is formed prior to the gate (112) stack, while the second inner spacer (902) is formed after, and consequently, the gate (112) stack is asymmetrical.

公开(公告)号：DE102017128065A1

公开(公告)日：2018-05-30

申请号：DE102017128065

申请日：2017-11-28

Applicant: IBM

Inventor： CHENG KANGGUO ,  LI JUNTAO ,  WANG GENG

IPC: H01L21/336 ,  H01L29/78

Abstract: Ausführungsformen der vorliegenden Erfindung sehen Systeme und Verfahren zum Erzeugen von Oxidabstandshaltern in einem vertikalen Feldeffekttransistor vor. Die Rippe des Kanals ermöglicht, dass elektrischer Strom zwischen dem Source-Anschluss und dem Drain-Anschluss fließt. Durch Verwendung von Opferabstandshaltern und implantierten oxidationsverstärkenden Spezies auf einer Siliciumoberfläche kann eine implantierte oxidationsverstärkende Spezies zu Oxidabstandshaltern oxidiert werden.