中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

23 records (took 0.017 seconds)

    Strahlungsbeständige Transistoren auf der Grundlage von Graphen und Kohlenstoff-Nanoröhren
    11.
    发明专利
    Strahlungsbeständige Transistoren auf der Grundlage von Graphen und Kohlenstoff-Nanoröhren 未知

    公开(公告)号：DE112012000467T5

    公开(公告)日：2013-10-17

    申请号：DE112012000467

    申请日：2012-01-10

    Applicant: IBM

    Inventor： LIN YU-MING ,  YAU JENG-BANG

    IPC: H01L51/10 ,  H01L51/30

    Abstract: Es werden strahlungsfeste Transistoreinheiten auf der Grundlage von Graphen und/oder Kohlenstoff-Nanoröhren und Techniken zu deren Fertigung bereitgestellt. In einem Aspekt wird ein Verfahren zum Fertigen eines strahlungsfesten Transistors bereitgestellt. Das Verfahren beinhaltet die folgenden Schritte. Ein strahlungsfestes Substrat wird bereitgestellt. Es wird ein Material auf der Grundlage von Kohlenstoff auf dem Substrat ausgebildet, wobei ein Abschnitt des Materials auf der Grundlage von Kohlenstoff als Kanalbereich des Transistors dient und sonstige Abschnitte des Materials auf der Grundlage von Kohlenstoff als Source- und Drain-Bereiche des Transistors dienen. An den Abschnitten des Materials auf der Grundlage von Kohlenstoff, die als Source- und Drain-Bereiche des Transistors dienen, werden Kontakte ausgebildet. Über dem Abschnitt des Materials auf der Grundlage von Kohlenstoff, der als Kanalbereich des Transistors dient, wird ein Gate-Dielektrikum abgeschieden. Auf dem Gate-Dielektrikum wird ein Top-Gate-Kontakt ausgebildet.

    On-chip radiation dosimeter
    12.
    发明专利
    On-chip radiation dosimeter 未知

    公开(公告)号：GB2494231A

    公开(公告)日：2013-03-06

    申请号：GB201208932

    申请日：2012-05-21

    Applicant: IBM

    Inventor： YAU JENG-BANG ,  GORDON MICHAEL ,  RODBELL KENNETH PARKER

    IPC: H01L31/18 ,  G01T1/02 ,  H01L31/112

    Abstract: An implantation mask 204 is formed on a SOI or bulk silicon substrate such that a first portion of the substrate is located under the implant mask and a second portion of the substrate is exposed to oxygen ion implantation 301, forming charge/hole traps 302 in a buried oxygen layer (BOX) 202 or in the bulk silicon layer only in the un-masked portion of the substrate. After the mask is removed, FETs formed on the first portion of the substrate may be CMOS devices. FETs formed on the second portion of the substrate exhibit enhanced radiation sensitivity on account of the enhanced BOX layer (Fig. 4; 401) and can function as an on-chip semiconductor dosimeter to monitor the radiation exposure history of other devices on the substrate. After the oxygen ion implantation step, the mask may be further patterned and a second ion implantation step may be performed to give an area within the first portion of the substrate which comprises a BOX layer with an intermediate density of hole traps (Fig. 6; 604) so that FETs with intermediate radiation sensitivity can be fabricated. Multiple dosimeters may be formed, and different filter layers can correspond to different radiation types, for example a cover formed over an on-chip FDSOI dosimeter can prevent the dosimeter from detecting alpha-particles, or a filter can attenuate low energy x-rays but pass high energy gamma rays.

    SYSTEM UND VERFAHREN ZUM BILDEN VON LÖTPERLEN
    15.
    发明专利
    SYSTEM UND VERFAHREN ZUM BILDEN VON LÖTPERLEN 未知

    公开(公告)号：DE112020002985T5

    公开(公告)日：2022-03-10

    申请号：DE112020002985

    申请日：2020-06-17

    Applicant: IBM

    Inventor： LEWANDOWSKI ERIC PETER ,  NAH JAE-WOONG ,  YAU JENG-BANG ,  SORCE PETER JEROME

    IPC: H01L21/60 ,  B82Y10/00 ,  G06N10/40 ,  H01L21/58 ,  H01L23/485 ,  H01L23/498 ,  H01L23/50 ,  H01L39/22

    Abstract: Ein Verfahren zum Bilden einer Lötperle (122) schließt Vorbereiten einer Transferform (100), die eine Lötmittelsäule (112) aufweist, die sich von einem Formsubstrat (102) und durch eine erste Photoresistschicht (104) erstreckt und eine Form aufweist, die zum Teil durch eine zweite Photoresistschicht (108) definiert wird, die vor dem Überführen des Lötmittels entfernt wird; Bereitstellen eines Einheitensubstrats (114) mit einer benetzbaren Anschlussfläche (120); Anordnen der Transferform (100) und des Einheitensubstrats (114) in ausgerichtetem Kontakt, so dass die Lötmittelsäule (112) in Kontakt mit der benetzbaren Anschlussfläche (120) steht; Bilden einer metallischen Verbindung zwischen der Lötmittelsäule (112) und der benetzbaren Anschlussfläche (120), z.B. durch ein Kaltschweißverfahren oder ein Aufschmelzverfahren; und Entfernen des Formsubstrats (102) und der ersten Photoresistschicht (104) ein. Das Formsubstrat (102) und die Transferform (100) können flexibel sein. Die Transferform kann wenigstens eines aufweisen von: eine Benetzungsschicht über dem Formsubstrat (402), in welchem Fall eine Säule (112), die Aluminium enthält, aufgebracht und aufgeschmolzen werden kann; eine Keimschicht über dem Formsubstrat (402); und eine nichtbenetzende Schicht über der zweiten Photoresistschicht (408). Das Einheitensubstrat (114, 502) kann ein Durchgangsloch (118, 504) aufweisen und kann ein Interposer sein, der aus Silicium, Glas und/oder organischem Substratmaterial hergestellt ist. Das Verfahren kann ferner Befestigen des Interposers (114, 502) an eine Qubit-Halbleitereinheit (einen supraleitenden Chip) (300, 516) einschließen, wobei die Qubit-Halbleitereinheit (300, 516) einen Josephson-Übergang (304, 518) aufweist und wobei das Befestigen des Interposers (114, 502) an der Qubit-Halbleitereinheit (300, 516) Ausrichten des Lochs (118, 504) durch den Interposer (114, 502) auf den Josephson-Übergang (304, 518) einschließt, um einen Weg zum Zugang zu dem Josephson-Übergang (304, 518), insbesondere für die Durchführung von Einstellungen seiner baueigenen Frequenz, bereitzustellen. Die Lötmittelsäule (122) kann eine aus einer Mehrzahl von Lötmittelsäulen sein, die um das Loch (118) zwischen der Qubit-Halbleitereinheit (300) und dem Interposer (114) gebildet sind, um ein Maß an Wärmeisolation des Josephson-Übergangs (304) bereitzustellen, die eine kreisförmige Wand (200A, 200B) um die Qubits und zwischen dem Interposer (114) und dem supraleitenden Chip (300) bilden, wobei die kreisförmige Wand (200A, 200B) wenigstens eine hindurchgehende Lücke (202) aufweisen kann. Die Lötmittelsäule (122) kann eine aus einer Mehrzahl von Lötmittelsäulen (512) der Transferform sein, einschließlich einer ersten Lötmittelsäule (512) mit einem ersten Durchmesser und einer zweiten Lötmittelsäule (512) mit einem zweiten Durchmesser, wobei der erste Durchmesser größer als der zweite Durchmesser ist. Das Einheitensubstrat (602) kann ein Halbleitersubstrat aufweisen, das eine tiefe Vertiefung (604) aufweist, wobei eine Schaltungskomponente (608) in der tiefen Vertiefung (604) enthalten sein kann. Das Vorbereiten der Transferform (100) kann einschließen: Strukturieren der ersten und der

    Sensoren, die laterale Komplementär-Bipolartransistoren beinhalten
    16.
    发明专利
    Sensoren, die laterale Komplementär-Bipolartransistoren beinhalten 未知

    公开(公告)号：DE102016218690B4

    公开(公告)日：2019-02-07

    申请号：DE102016218690

    申请日：2016-09-28

    Applicant: IBM

    Inventor： GORDON MICHAEL S ,  NING TAK H ,  RODBELL KENNETH P ,  YAU JENG-BANG

    IPC: H01L27/14 ,  G01T1/24 ,  H01L21/331 ,  H01L27/102 ,  H01L29/735

    Abstract: Integrierter Strahlungssensor (20; 60; 100; 120; 200; 260), der aufweist:eine Messstruktur;einen ersten lateralen Bipolartransistor (30; 62; 62; 122; 211; 264) mit einer Basis (33; 74; 74; 130; 213; 286), die mit der Messstruktur elektrisch gekoppelt ist, wobei der erste laterale Bipolartransistor so konfiguriert ist, dass er ein Ausgangssignal erzeugt, das indikativ für eine Änderung einer gespeicherten Ladung in der Messstruktur ist, die aus dem Vorhandensein einer Umgebungseigenschaft resultiert;einen zweiten lateralen Bipolartransistor (24; 64; 102; 124; 201; 262), der benachbart zu dem ersten lateralen Bipolartransistor und mit diesem elektrisch verbunden ist, wobei der zweite laterale Bipolartransistor so konfiguriert ist, dass er das Ausgangssignal des ersten lateralen Bipolartransistors verstärkt, wobei der erste laterale Bipolartransistor und der zweite laterale Bipolartransistor entgegengesetzte Polaritäten aufweisen, undein Substrat, wobei der erste laterale Bipolartransistor, der zweite laterale Bipolartransistor und das Substrat eine monolithische Struktur bilden.

    Soi cmos structure having programmable floating backplate
    17.
    发明专利
    Soi cmos structure having programmable floating backplate 未知

    公开(公告)号：GB2487492A

    公开(公告)日：2012-07-25

    申请号：GB201202931

    申请日：2010-11-02

    Applicant: IBM

    Inventor： NING TAK HUNG ,  CAI JIN ,  YAU JENG-BANG ,  KHAKIFIROOZ ALI ,  DENNARD ROBERT HEATH

    IPC: H01L21/84 ,  H01L27/12

    Abstract: SOI CMOS structures having at least one programmable electrically floating backplate are provided. Each electrically floating backplate is individually programmable. Programming can be performed by injecting electrons into each conductive floating backplate. Erasure of the programming can be accomplished by tunneling the electrons out of the floating backplate. At least one of two means can accomplish programming of the electrically floating backgate. The two means comprise Fowler-Nordheim tunneling, and hot electron injection using an SOI pFET. Hot electron injection using pFET can be done at much lower voltage than injection by tunneling electron injection.

    Radiation hardened transistors based on graphene and carbon nanotubes
    20.
    发明专利
    Radiation hardened transistors based on graphene and carbon nanotubes 未知

    公开(公告)号：GB2515948A

    公开(公告)日：2015-01-07

    申请号：GB201418568

    申请日：2012-01-10

    Applicant: IBM

    Inventor： LIN YU-MING ,  YAU JENG-BANG

    IPC: H01L29/786

    Abstract: A radiation hard substrate comprising a silicon wafer coated with a layer of SiC, CaF2 or fluorinated silicon oxide is provided. A carbon-based material of graphene or carbon nanotubes is formed on the substrate, which serves as the actve material used to fabricate the transistor. Contacts are formed to the portions of the carbon-based material that serve as the source and drain regions of the transistor. A gate dielectric is deposited over the portion of the carbon based material that serves as the channel region of the transistor. A top-gate contact is formed on the gate dielectric.

Patent Agency Ranking