-
公开(公告)号:DE102014114932A1
公开(公告)日:2015-04-23
申请号:DE102014114932
申请日:2014-10-15
Applicant: INFINEON TECHNOLOGIES AG
Inventor: EDER HANNES , ENGELHARDT MANFRED , FÜRGUT EDWARD
IPC: H01L21/50 , H01L21/304 , H01L21/60
Abstract: Ein Verfahren zum Ausbilden einer gedünnten, gekapselten Chipstruktur, wobei das Verfahren umfasst: Bereitstellen einer Trennstruktur, die in einem elektronischen Chip angeordnet wird, Kapseln eines Teils des elektronischen Chips durch eine Kapselungsstruktur und selektives Dünnen des elektronischen Chips, der teilweise von der Kapselungsstruktur eingekapselt wird, so dass die Kapselungsstruktur eine größere Dicke behält als der gedünnte elektronische Chip, wobei die Trennstruktur als Dünnungsstopp dient.
-
公开(公告)号:DE102013105736A1
公开(公告)日:2013-12-12
申请号:DE102013105736
申请日:2013-06-04
Applicant: INFINEON TECHNOLOGIES AG
Inventor: ENGELHARDT MANFRED , MAYER KARL , STRANZL GUDRUN , ZGAGA MARTIN
IPC: H01L21/78 , H01L21/283 , H01L21/3065 , H01L21/308 , H01L23/48
Abstract: Die verschiedenen Aspekte umfassen Methoden und Vorrichtungen zur Bearbeitung eines Wafers. Ein Aspekt dieser Offenbarung weist einen Wafer auf. Der Wafer weist eine Mehrzahl von Chipbereichen auf; eine Mehrzahl von Kerbbereichen zwischen der Mehrzahl von Chipbereichen und einen Metallisierungsbereich auf der Mehrzahl von Chipbereichen.
-
公开(公告)号:DE102005008476B4
公开(公告)日:2006-12-21
申请号:DE102005008476
申请日:2005-02-24
Applicant: INFINEON TECHNOLOGIES AG
Inventor: SCHINDLER GUENTHER , PAMLER WERNER , ENGELHARDT MANFRED
IPC: H01L23/522 , H01L21/768 , H01L27/108
Abstract: An interconnect arrangement and fabrication method are described. The interconnect arrangement includes an electrically conductive mount substrate, a dielectric layer formed on the mount substrate, and an electrically conductive interconnect formed on the dielectric layer. At least a portion of the dielectric layer under the interconnect contains a cavity. To fabricate the interconnect arrangement, a sacrificial layer is formed on the mount substrate and the interconnect layer is formed on the sacrificial layer. The interconnect layer and the sacrificial layer are structured to produce a structured interconnect on the structured sacrificial layer. A porous dielectric layer is formed on a surface of the mount substrate and of the structured interconnect as well as the sacrificial layer. The sacrificial layer is then removed to form the cavity under the interconnect.
-
公开(公告)号:DE59813289D1
公开(公告)日:2006-01-26
申请号:DE59813289
申请日:1998-07-30
Applicant: INFINEON TECHNOLOGIES AG
Inventor: WEINRICH VOLKER , ENGELHARDT MANFRED
IPC: H01L21/302 , H01L21/02 , H01L21/027 , H01L21/033 , H01L21/304 , H01L21/306 , H01L21/3065 , H01L21/3105 , H01L21/311 , H01L21/3213 , H01L21/8242 , H01L21/8246 , H01L27/10 , H01L27/105 , H01L27/108
Abstract: After structuring of a layer using a mask, re-deposited material of the structured layer is removed, after or together with mask removal, by mechanical or chemical-mechanical polishing. Preferred Features: The layer consists of (a) copper, iron, cobalt, nickel, a 4d or 5d transition metal, especially a platinum group metal or platinum group metal oxide; or (b) a ferroelectric material, a high permittivity dielectric material, a perovskite or their precursors. The mask consists of silicon, a silicon oxide (especially SiO2), a metal (especially aluminium or tungsten), a metal nitride (especially TiNx, where x = 0.8 to 1.2 exclusive) or a metal silicide.
-
公开(公告)号:DE10129846C1
公开(公告)日:2002-11-14
申请号:DE10129846
申请日:2001-06-21
Applicant: INFINEON TECHNOLOGIES AG
Inventor: WERNER CHRISTOPH , ENGELHARDT MANFRED
IPC: H01L21/768 , H01L23/522 , H01L21/283
Abstract: A first insulating or semiconducting layer is deposited on a switching component; a via is formed; a first spacer is placed in the hole; a second spacer is formed; a second layer is applied and removed; and a second switching component is applied. Process for electrically contacting switching elements comprises: applying a first layer made from a first insulating and/or semiconducting material on a first switching component; forming a hole in the first layer to extend up to the first switching component; arranging a first spacer (103) in the hole, the spacer consisting of a first layer system having a first metallic conducting material; forming a second spacer (106) made from a second insulating material on the first spacer; applying a second layer system made from a second conducting material on the second spacer and the first layer by filling the hole; removing the second layer system exposing the first layer and the first and second metallic conducting materials; and applying a second switching component on the exposed first layer and the first and second metallic conducting materials. An Independent claim is also included for a switching arrangement produced. Preferred Features: The first insulating material is made from silicon dioxide. The second insulating material is made from O3-TEOS-CVD. The first spacer is applied using metal organic chemical vapor deposition (MOCVD).
-
公开(公告)号:DE10025550A1
公开(公告)日:2001-11-29
申请号:DE10025550
申请日:2000-05-19
Applicant: INFINEON TECHNOLOGIES AG
Inventor: WEINRICH VOLKER , ENGELHARDT MANFRED , MAZURE-ESPEJO CARLOS
IPC: C23F4/00 , H01L21/3213 , H01L21/306
Abstract: Plasma etching at temperatures of above 100 deg C comprises applying a polyimide mask before the structure is etched. Preferred Features: The polyimide contains fluorine. The polyimide is formed on the wafer by crosslinking.
-
公开(公告)号:DE59607729D1
公开(公告)日:2001-10-25
申请号:DE59607729
申请日:1996-06-24
Applicant: INFINEON TECHNOLOGIES AG
Inventor: LAU FRANK , KRAUTSCHNEIDER WOLFGANG , ENGELHARDT MANFRED
IPC: H01L21/76 , H01L21/308 , H01L21/762 , H01L21/763 , H01L21/8234 , H01L21/8242 , H01L21/8246 , H01L27/088 , H01L27/108 , H01L27/112
Abstract: PCT No. PCT/DE96/01109 Sec. 371 Date Jan. 6, 1998 Sec. 102(e) Date Jan. 6, 1998 PCT Filed Jun. 24, 1996 PCT Pub. No. WO97/03463 PCT Pub. Date Jan. 30, 1997An integrated circuit arrangement having at least two components has in a substrate, an insulation structure (4', 5) between the components which covers at least one side of a trench (3) and is thicker at the bottom of the trench than at the neck of the trench. The components are in this case arranged in different planes on the substrate surface and on the trench bottom. The insulation structure effects vertical insulation between the components.
-
公开(公告)号:DE102014116834B4
公开(公告)日:2021-01-21
申请号:DE102014116834
申请日:2014-11-18
Applicant: INFINEON TECHNOLOGIES AG
Inventor: BAUMGARTL JOHANNES , ENGELHARDT MANFRED , KOTEK MANFRED , SCHULZE HANS-JOACHIM
IPC: H01L21/762 , H01L21/301 , H01L29/06 , H01L29/161 , H01L29/20
Abstract: Halbleitereinzelchip (1), der Folgendes aufweist:eine selektive Epitaxieschicht (60), die Vorrichtungsgebiete (100) aufweist; undeine Maskierungsstruktur (50), die um Seitenwände der Epitaxieschicht (60) derart angeordnet ist, dass sie eine Ringstruktur um die selektive Epitaxieschicht (60) herum bildet, wobei die Maskierungsstruktur (50) ein Gebiet der lokalen Oxidation von Silicium ist und wobei die Maskierungsstruktur (50) Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert.
-
公开(公告)号:DE102016102074A1
公开(公告)日:2016-08-18
申请号:DE102016102074
申请日:2016-02-05
Applicant: INFINEON TECHNOLOGIES AG
Inventor: ENGELHARDT MANFRED
Abstract: Ein Verfahren zum Bilden einer dielektrischen Struktur umfasst das Bilden einer Hilfsschicht über einem Substrat und das Bilden eines Lochs innerhalb der Hilfsschicht. Ein Füllmaterial wird in das Loch abgeschieden. Die Hilfsschicht wird entfernt, um die dielektrische Struktur mit einer negativen Verjüngung zu bilden. Die dielektrische Struktur weist eine obere kritische Abmessung auf, die größer ist als eine untere kritische Abmessung.
-
公开(公告)号:DE102015104476A1
公开(公告)日:2015-10-01
申请号:DE102015104476
申请日:2015-03-25
Applicant: INFINEON TECHNOLOGIES AG
Inventor: ENGELHARDT MANFRED , HIRSCHLER JOACHIM , RÖSNER MICHAEL , SCHMID JOHANN , STRANZL GUDRUN
Abstract: Gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Verfahren zum Ausbilden eines Halbleiterbauelements das Anbringen eines Substrats (100) an einem Träger (20) mithilfe einer haftfähigen Komponente (10) und das Ausbilden eines Grabens (170) durch das Substrat (100), um die haftfähige Komponente (10) freizulegen. Wenigstens ein Teil der haftfähigen Komponente (10) wird geätzt, und eine Metallschicht (60) wird über Seitenwänden des Grabens (170) ausgebildet.
-
-
-
-
-
-
-
-
-