公开(公告)号：DE102015100868B4

公开(公告)日：2021-06-17

申请号：DE102015100868

申请日：2015-01-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  FÜRGUT EDWARD ,  NIKITIN IVAN

IPC: H01L21/58 ,  H01L23/14 ,  H01L23/29 ,  H01L23/373 ,  H01L23/485

Abstract: Integrierte Schaltung, die Folgendes umfasst:einen Halbleiterchip; undein vorgeformtes elektrisch leitendes Verbundmaterial, das an dem Halbleiterchip befestigt ist; undeine Bondschicht, die zwischen dem Halbleiterchip und dem elektrisch leitenden Verbundmaterial angeordnet ist,wobei das elektrisch leitende Verbundmaterial ein Metall und eine zweite Komponente, welche in dem Metall dispergiert ist, umfasst undwobei ein Wärmeausdehnungskoeffizientenwert (CTE-Wert) des elektrisch leitenden Verbundmaterials niedriger ist als der CTE-Wert des Metalls und kleiner als oder gleich etwa 12×10-6/K ist,wobei das elektrisch leitende Verbundmaterial einen Leadframe bildet.

公开(公告)号：DE102015108909B4

公开(公告)日：2021-02-18

申请号：DE102015108909

申请日：2015-06-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER-BERG GEORG ,  FUERGUT EDWARD ,  MAHLER JOACHIM

IPC: H01L23/32 ,  H01L21/58 ,  H01L23/498 ,  H01L25/07

Abstract: Halbleiterleistungsanordnung, die aufweist:einen Chipträger (110) mit einer ersten Oberfläche (110a) und einer zweiten Oberfläche (110b) gegenüber der ersten Oberfläche (110a); undeine am Chipträger (110) befestigte Vielzahl von Leistungshalbleiterchips (120), wobei die Leistungshalbleiterchips (120) zur ersten (110a) und/oder zur zweiten Oberfläche (110b) des Chipträgers (110) geneigt sind,wobei der Chipträger (110) eine Vielzahl von Durchgangslöchern oder Spalte aufweist unddie Leistungshalbleiterchips (120) durch die Durchgangslöcher oder Spalte verlaufen und Elektroden (121a_1, 121a_2, 121b) zu beiden Seiten des Chipträgers (110) aufweisen.

公开(公告)号：DE102013102786B4

公开(公告)日：2020-09-10

申请号：DE102013102786

申请日：2013-03-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM

IPC: H01L21/60 ,  H01L21/98 ,  H01L23/50

Abstract: Verfahren zum Ausbilden eines Halbleiterpackage, wobei das Verfahren Folgendes aufweist:• Platzieren eines ersten Die (110), der eine Vorderseite des ersten Die (110) und eine Rückseite des ersten Die (110) aufweist, und eines zweiten Die (130), der eine Vorderseite des zweiten Die (130) und eine Rückseite des zweiten Die (130) aufweist, über einem Träger (10) derart, dass die Vorderseiten der Dies (110, 130) dem Träger (10) zugewandt sind, wobei der erste Die (110) eine andere Art von Die als der zweite Die (130) ist;• Platzieren einer Halbleitersäule (50) bei dem ersten und dem zweiten Die (110, 130) über dem Träger (10);• Einbetten des ersten und des zweiten Die (110, 130) und der Halbleitersäule (50) in ein Kapselungsmittel (90), das einen rekonstituierten Wafer (75) bildet, der eine Vorderseite (95) des rekonstituierten Wafers (75) und eine Rückseite (85) des rekonstituierten Wafers (75) aufweist;• Trennen des rekonstituierten Wafers (75) von dem Träger (10), um die Vorderseite (95) des rekonstituierten Wafers (75) zu exponieren;• als nächstes Verdünnen des rekonstituierten Wafers (75) von der Rückseite (85) des rekonstituierten Trägers (10) aus, um die Rückseite des ersten Die (110) und eine Oberfläche der Halbleitersäule (50) zu exponieren, wobei der erste Die (110) eine größere vertikale Höhe (H1) als der zweite Die (130) aufweist, so dass das Verdünnen die Rückseite des ersten Die (110) exponiert, aber nicht den zweiten Die (130);• Entfernen der Halbleitersäule (50) zum Ausbilden einer Durchöffnung (55) nach dem Verdünnen und• als nächstes Ausbilden einer rückseitigen leitenden Schicht (160, 180) auf der Rückseite (85) des rekonstituierten Wafers (75) und innerhalb der Durchöffnung (55), wobei die rückseitige leitende Schicht (160, 180) den ersten Die (110) kontaktiert und wobei der zweite Die (130) durch einen ersten Abschnitt des Kapselungsmittels (90) von der rückseitigen leitenden Schicht (160, 180) getrennt ist.

公开(公告)号：DE102018105731A1

公开(公告)日：2019-09-19

申请号：DE102018105731

申请日：2018-03-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  MEYER-BERG GEORG ,  TUTSCH GUENTER

IPC: H01L23/29 ,  C09J9/00 ,  H01L21/56 ,  H01L23/08 ,  H01L23/24 ,  H01L23/42

Abstract: Ein Package (100), das Folgendes aufweist: einen elektronischen Chip (108) und eine dielektrische Struktur (104), die ein hochgefülltes vernetztes thermoplastisches Material (106) aufweist.

公开(公告)号：DE102011053955B4

公开(公告)日：2019-07-25

申请号：DE102011053955

申请日：2011-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MENGEL MANFRED

IPC: H01L23/488 ,  H01L21/58 ,  H01L21/60

Abstract: Leistungs-Halbleitervorrichtung, umfassend:einen Halbleiterchip (102) mit einer vertikalen Struktur;eine Metallisierungsschicht (104), die Kupfer enthält, der auf der gesamten Rückseiten-Oberfläche (103) des Halbleiterchips (102) angeordnet ist;eine Legierungsschicht (106) zum Vermindern der Bildung von Intermetallphasen undHohlräume beim Anbringen eines elektrisch leitenden Chipträgers oder eines elektrisch leitenden Gehäuserahmens durch zinnhaltigen Lötwerkstoff (114), wobei die Legierungsschicht (106) eine Zink-Kupfer-Legierung enthält, und wobei die Legierungsschicht (106) auf der Metallisierungsschicht (104) durch galvanische Ablagerung angeordnet ist; undwobei die Legierungsschicht (106) eine äußerste Schicht der Leistungs-Halbleitervorrichtung bildet, bevor diese mit einem elektrisch leitenden Chipträger (112) oder einem elektrisch leitenden Gehäuserahmen (112) verbunden wird, wobei die Metallisierungsschicht (104) zwischen dem Halbleiterchip (102) und der Legierungsschicht (106) angeordnet ist;wobei die Legierungsschicht (106) einen Legierungsanteil von etwa 20 Gew.-% Zink aufweist;wobei die Legierungsschicht (106) eine Dicke im Bereich von etwa 1 bis etwa 5 Mikrometer hat;einen elektrisch leitenden Chipträger (112) oder einen elektrisch leitenden Gehäuserahmen (112) angebracht durch zinnhaltigen Lötwerkstoff (114) an der Legierungsschicht (106), womit eine elektrische Verbindung zur Verfügung gestellt wird zwischen Chipträger oder Gehäuserahmen und Halbleiterchip (102), wobei eine Grenzfläche zwischen dem zinnhaltigen Lötwerkstoff (114) und der Legierungsschicht (106) gebildet ist.

公开(公告)号：DE102013105232B4

公开(公告)日：2019-04-25

申请号：DE102013105232

申请日：2013-05-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  MAHLER JOACHIM ,  MAYER KARL ,  THEUSS HORST ,  TUTSCH GÜNTER

IPC: H01L21/78 ,  H01L21/56 ,  H01L21/60 ,  H01L23/48

Abstract: Verfahren zum Herstellen eines Chipgehäuses, das Verfahren aufweisend:• Bereitstellen eines Trägers (402), aufweisend eine Mehrzahl von Dies (404, 404, 404,..., 404, 404) und eine Passivierungsschicht (408);• Abscheiden eines Haftmaterials (424) über einer Oberseite des Trägers (402) und Oberseiten der Dies (404, 404, 404,..., 404, 404) ;• Anhaften der Oberseite des Trägers (402) und der Oberseiten der Dies (404, 404, 404,..., 404, 404) an eine Stützstruktur (426) mittels des Haftmaterials (424);• Dünnen des Trägers (402) von einer Unterseite des Trägers (402) her;• Bilden einer Mehrzahl von Separationen (428) zwischen den Dies (404, 404, 404,..., 404, 404) von der Unterseite des Trägers (402) her mittels Entfernens eines oder mehrerer Bereiche (422) des Trägers (402);• Abscheiden einer elektrisch leitfähigen Schicht (432) über einer gesamten unteren Oberfläche der Dies (404, 404, 404,..., 404, 404) und in den Separationen (428);• Bilden eines Verkapselungsmaterials (434) über der gesamten elektrisch leitfähigen Schicht (432) über den gesamten unteren Oberflächen der Dies (404, 404, 404,..., 404, 404) und in den Separationen (428);• Lösen der Stützstruktur (426) und des Haftmaterials (424) von der Oberseite des Trägers (402) und der Oberseite der Dies (404, 404, 404,..., 404, 404) ;• Bilden von Durchgangslöchern (443) durch die Passivierungsschicht (408) hindurch;• Abscheiden von elektrisch leitfähigem Material über der Passivierungsschicht (408), wobei leitfähige Bereiche (446) über Kontakt-Pads (414) auf der Oberseite der Dies (404, 404, 404, 404, 404) gebildet werden und wobei in den Durchgangslöchern (443) elektrische Verbindungen (444) zwischen einer Oberseite der Dies (404, 404, 404,..., 404, 404) und der elektrisch leitfähigen Schicht (432) auf der Unterseite der Dies (404, 404, 404,..., 404, 404) gebildet werden;• Aufbringen von zusätzlichem Verkapselungsmaterial (448) über den Oberseiten der Dies (404, 404, 404,..., 404, 404); und• Vereinzeln der Dies (404, 404, 404,..., 404, 404) durch das in den Separationen (428) gebildete Verkapselungsmaterial (434) hindurch.

公开(公告)号：DE102013103085B4

公开(公告)日：2019-04-11

申请号：DE102013103085

申请日：2013-03-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  BEMMERL THOMAS ,  PRUECKL ANTON

IPC: H01L23/488 ,  H01L23/538 ,  H01L25/07

Abstract: Elektronisches Bauteil (600,700), umfassend:einen ersten Chipträger (110a,110b);einen zweiten Chipträger (120a,120b), der von dem ersten Chipträger (110) isoliert ist;wobei der erste und zweite Chipträger jeweils eine Doppelschichtstruktur umfassen, welche eine obere Schicht und eine über elektrisch leitende Durchgangsleitungen mit der oberen Schicht verbundene untere Schicht umfasst;einen ersten Leistungshalbleiterchip (111), der auf der oberen Schicht der Doppelschichtstruktur des ersten Chipträgers (110) angebracht und elektrisch damit verbunden ist;einen zweiten Leistungshalbleiterchip (121), der auf der oberen Schicht der Doppelschichtstruktur des zweiten Chipträger (120) angebracht und elektrisch damit verbunden ist;ein elektrisch isolierendes Material (150), das zumindest teilweise den ersten Leistungshalbleiterchip (111) und den zweiten Leistungshalbleiterchip (121) sowie die elektrisch leitenden Durchgangsleitungen umgibt; undeine elektrische Verbindung (131), die den ersten Leistungshalbleiterchip (111) mit dem zweiten Leistungshalbleiterchip (121) elektrisch verbindet, wobei die elektrische Verbindung (131) eine Kontaktklemme, einen galvanisch abgeschiedenen Leiter oder einen elektrisch leitenden Bonddraht umfasst.

公开(公告)号：DE102016109352A1

公开(公告)日：2017-11-23

申请号：DE102016109352

申请日：2016-05-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOERNER HEINRICH ,  ENGL REIMUND ,  MAHLER JOACHIM ,  HUETTINGER MICHAEL ,  BAUER MICHAEL ,  KANERT WERNER ,  RUEHLE BRIGITTE

IPC: H01L23/18 ,  H01L21/56 ,  H01L23/26 ,  H01L23/29

Abstract: Bei diversen Ausführungsformen wird ein Chipgehäuse bereitgestellt. Das Chipgehäuse kann einen Chip aufweisen, der eine Chipmetalloberfläche umfasst, eine Metallkontaktstruktur, die die Chipmetalloberfläche elektrisch kontaktiert, ein Packagingmaterial, das den Chip und die Metallkontaktstruktur mindestens teilweise kapselt, und eine chemische Zusammensetzung aufweisen, die das Packagingmaterial und die Chipmetalloberfläche und/oder die Metallkontaktstruktur physisch kontaktiert, wobei die chemische Zusammensetzung ausgelegt sein kann, um eine Haftung zwischen der Metallkontaktstruktur und dem Packagingmaterial und/oder zwischen der Chipmetalloberfläche und dem Packagingmaterial im Vergleich zu einer Haftung in einer Anordnung ohne chemische Zusammensetzung zu verbessern, wobei die chemische Zusammensetzung im Wesentlichen von funktionalen Gruppen, die Schwefel, Selenium oder Tellur umfassen, frei ist.

公开(公告)号：DE102011000751B4

公开(公告)日：2016-07-14

申请号：DE102011000751

申请日：2011-02-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NIKITIN IVAN ,  MAHLER JOACHIM

IPC: H01L21/50 ,  H01L21/60 ,  H01L23/50

Abstract: Verfahren, umfassend: Bereitstellen eines Trägers (10), der einen ersten Hohlraum (11) aufweist; Bereitstellen einer dielektrischen Folie (12) mit einer an der dielektrischen Folie (12) angebrachten Metallschicht (13); Platzieren eines ersten Halbleiterchips (14) in dem ersten Hohlraum (11) des Trägers (10); und Aufbringen der dielektrischen Folie (12) auf den Träger (10), wobei eine weitere dielektrische Folie (12) mit einer an der weiteren dielektrischen Folie (12) angebrachten weiteren Metallschicht (13) auf die dielektrische Folie (12) aufgebracht wird.

公开(公告)号：DE102014111895A1

公开(公告)日：2016-02-25

申请号：DE102014111895

申请日：2014-08-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  LEE CHEN WEN ,  KOLMEDER GÜNTHER

IPC: H01L23/482 ,  H01L23/49

Abstract: Verschiedene Ausführungsformen stellen eine metallisierte elektrische Komponente für ein elektronisches Modul bereit, wobei die metallisierte elektrische Komponente ein leitfähiges elektrisches Element; und eine über dem leitfähigen elektrischen Element angeordnete und mindestens eine Oberflächenmetallisierungsschicht umfassende Metallisierungsstruktur umfasst, wobei die Oberflächenmetallisierungsschicht Gold und Silber umfasst und eine Dicke zwischen 2 nm und 100 nm besitzt.