公开(公告)号：DE19945425A1

公开(公告)日：2001-04-19

申请号：DE19945425

申请日：1999-09-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEIBERG WOLFGANG ,  BAUCH LOTHAR ,  LEHR MATTHIAS UWE ,  LUEKEN ELKE ,  MOLL PETER ,  VOGT MIRKO ,  KIESLICH ALBRECHT

IPC: G03F7/00 ,  H01L21/027 ,  H01L21/033 ,  H01L21/3213 ,  H01L21/321 ,  G03F7/20

Abstract: Structuring a metal layer (M) during semiconductor finishing comprises applying a lacquer layer (L) to a semiconductor substrate; structuring the lacquer layer using lithography and producing an etching mask; and structuring the metal layer using the mask. Initially a hard mask is applied to the metal layer and the lacquer layer is applied to the mask, where the lacquer layer is thin so that only the mask and not the metal layer can be structured with the aid of the lacquer layer. The hard mask is structured to form an etching mask with the aid of the structured lacquer layer. The metal layer is structured with the hard mask as an etching mask. Preferred Features: The hard mask has a first layer (H1) of an oxide, preferably silicon dioxide, and a second layer (H2) to reduce reflection and made of silicon nitride. The metal layer is made of aluminum and/or copper.

公开(公告)号：DE102014101058B4

公开(公告)日：2022-11-24

申请号：DE102014101058

申请日：2014-01-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEMKE MARKO ,  TEGEN STEFAN ,  VOGT MIRKO

IPC: H01L21/82 ,  H01L21/283 ,  H01L21/768 ,  H01L27/06 ,  H01M10/0525 ,  H01M10/0562 ,  H01M10/0585

Abstract: Verfahren (100) zur Herstellung einer integrierten Schaltung, wobei das Verfahren (100) aufweist:Ausbilden einer elektronischen Schaltung in einem oder oberhalb eines Trägers (110);Ausbilden mindestens einer Metallisierungsschichtstruktur, die dafür eingerichtet ist,die elektronische Schaltung elektrisch zu verbinden (120); undAusbilden einer Stromkollektorschicht über der mindestens einen Metallisierungsschichtstruktur;Ausbilden einer Festkörperelektrolyt-Batterie wenigstens teilweise in der mindestens einen Metallisierungsschichtstruktur, wobei die Festkörperelektrolyt-Batterie mit der elektronischen Schaltung elektrisch verbunden ist (130), undwobei das Ausbilden (130) der Festkörperelektrolyt-Batterie das Ausbilden eines Schichtstapels beinhaltet, wobei der Schichtstapel mindestens eine Anodenschicht,mindestens eine Elektrolytschicht und mindestens eine Kathodenschicht aufweist, die übereinander ausgebildet werden;wobei die Stromkollektorschicht an die mindestens eine Anodenschicht oder die mindestens eine Kathodenschicht der Festkörperelektrolyt-Batterie angrenzt; undwobei die elektronische Schaltung, die mindestens eine Metallisierungsschichtstruktur,die Stromkollektorschicht und die Festkörperelektrolyt-Batterie in dieser Reihenfolge auf ein und derselben Seite des Trägers übereinander angeordnet sind.

公开(公告)号：DE102017125926B4

公开(公告)日：2022-10-06

申请号：DE102017125926

申请日：2017-11-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KAUTZSCH THORALF ,  FRÖHLICH HEIKO ,  STEGEMANN MAIK ,  VOGT MIRKO

IPC: H01L27/146 ,  G01J3/02 ,  H01L31/101

Abstract: Photosensorpixel, das aufweist:ein Substrat, das ein aktives Gebiet und ein zu dem aktiven Gebiet peripheres Gebiet umfasst;einen optischen Sensor, der bei dem aktiven Gebiet des Substrats angeordnet und dazu ausgebildet ist, Licht zu empfangen und ein auf dem empfangenen Licht basierendes Messsignal auszugeben; undeine Verkapselungsschicht, die über dem aktiven Gebiet und dem peripheren Gebiet des Substrats angeordnet ist, wobei die Verkapselungsschicht eine subwellenlängen-basierte Stufenindexstruktur umfasst, die sich über dem peripheren Gebiet des Substrats jedoch nicht über dem aktiven Gebiet befindet,wobei die sub-wellenlängen-basierte Stufenindexstruktur dazu ausgebildet ist, das Licht von einem Gebiet über dem peripheren Gebiet auf den optischen Sensor umzuleiten.

公开(公告)号：DE102014101058A1

公开(公告)日：2014-08-21

申请号：DE102014101058

申请日：2014-01-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEMKE MARKO ,  TEGEN STEFAN ,  VOGT MIRKO

IPC: H01L21/82 ,  H01L21/283 ,  H01L21/768 ,  H01L27/06 ,  H01M10/0525 ,  H01M10/0562 ,  H01M10/0585

Abstract: Ein Verfahren (100) zur Herstellung einer integrierten Schaltung kann beinhalten: Ausbilden einer elektronischen Schaltung in einem oder oberhalb eines Trägers (110); Ausbilden mindestens einer Metallisierungsschichtstruktur, die dafür eingerichtet ist, die elektronische Schaltung elektrisch zu verbinden (120); und Ausbilden einer Festkörperelektrolyt-Batterie wenigstens teilweise in der mindestens einen Metallisierungsschichtstruktur, wobei die Festkörperelektrolyt-Batterie mit der elektronischen Schaltung elektrisch verbunden ist (130).

公开(公告)号：DE50211481D1

公开(公告)日：2008-02-14

申请号：DE50211481

申请日：2002-11-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KIRCHHOFF MARKUS ,  VOGT MIRKO ,  WEGE STEPHAN ,  KATZWINKEL FRANK

IPC: H01L21/033 ,  G03F7/09 ,  H01L21/027 ,  H01L21/308 ,  H01L21/31 ,  H01L21/311 ,  H01L21/312 ,  H01L21/3213 ,  H01L21/762 ,  H01L21/8242

Abstract: Process for forming a structure in a semiconductor substrate (1) comprises producing an anti-reflective coating (2) on the semiconductor substrate and a buffer layer (3) on the anti-reflective coating layer, depositing a photoresist layer on the buffer layer, photolithographically producing a structure on the photoresist layer, and transferring this structure into the anti-reflective layer, buffer layer and semiconductor substrate arranged below the photoresist layer. An Independent claim is also included for the production of insulated regions between construction elements, especially trench capacitors, formed in a semiconductor substrate. Preferred Features: The buffer layer is a carbon layer or carbon-containing layer that is produced by a PECVD process. The anti-reflective layer consists of an organic substance or an SiO, SiON or SiN layer having a layer thickness less than 70 nm, especially about 45 nm.

公开(公告)号：DE102004032677A1

公开(公告)日：2006-01-19

申请号：DE102004032677

申请日：2004-07-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： VOGT MIRKO

IPC: G03F1/10 ,  H01L21/308

Abstract: To produce a mask, a first mask layer ( 40 ) is applied to the substrate ( 10 ). During or after the deposition of the first mask layer ( 40 ), the latter is exposed to an etching step. The etching step is carried out in such a manner that the material of the first mask layer ( 40 ) that has been deposited on side flanks ( 30 ) of the raised structure ( 20 ) is completely removed from the side flanks ( 30 ) or is at least in sections completely removed from the side flanks ( 30 ). A second mask layer ( 50 ) is applied to the first mask layer and to the uncovered side flank sections ( 150 ) of the raised structure ( 20 ). Then, the first and second mask layers can be patterned so as to complete the mask ( 60 ).

公开(公告)号：DE102004021457A1

公开(公告)日：2005-11-24

申请号：DE102004021457

申请日：2004-04-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： VOGT MIRKO

IPC: H01L21/308 ,  H01L21/334 ,  H01L21/8242 ,  H01L29/04

Abstract: Production of a layer structure comprises depositing an amorphous silicon layer (1) on a substrate (10) using a PECVD method and structuring the silicon layer to form a hard mask. An independent claim is also included for a substrate used in the production of DRAM memory chips.

公开(公告)号：DE10218955B4

公开(公告)日：2004-09-09

申请号：DE10218955

申请日：2002-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： VOGT MIRKO ,  HAUSMANN ALEXANDER

IPC: G03F7/09

Abstract: Production of a structured layer on a semiconductor substrate comprises forming an N-containing dielectric antireflection layer (3) on the layer (2) to be structured on the substrate (1), forming an N-free SiOx layer (4) on the antireflection layer, forming a photolacquer layer on the SiOx layer, exposing the photolacquer (5) to form a prescribed structure on the photolacquer, developing the photolacquer layer to form a photolacquer structure, and transferring the photolacquer structure to the layer lying underneath to structure the layer. An Independent claim is also included for an alternative process for the production of a structured layer on a semiconductor substrate.

公开(公告)号：DE10156865A1

公开(公告)日：2003-05-28

申请号：DE10156865

申请日：2001-11-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： VOGT MIRKO ,  KIRCHHOFF MARKUS ,  WEGE STEPHAN ,  KATZWINKEL FRANK

IPC: G03F7/09 ,  H01L21/027 ,  H01L21/033 ,  H01L21/308 ,  H01L21/31 ,  H01L21/311 ,  H01L21/312 ,  H01L21/3213 ,  H01L21/762 ,  H01L21/8242

Abstract: Process for forming a structure in a semiconductor substrate (1) comprises producing an anti-reflective coating (2) on the semiconductor substrate and a buffer layer (3) on the anti-reflective coating layer, depositing a photoresist layer on the buffer layer, photolithographically producing a structure on the photoresist layer, and transferring this structure into the anti-reflective layer, buffer layer and semiconductor substrate arranged below the photoresist layer. An Independent claim is also included for the production of insulated regions between construction elements, especially trench capacitors, formed in a semiconductor substrate. Preferred Features: The buffer layer is a carbon layer or carbon-containing layer that is produced by a PECVD process. The anti-reflective layer consists of an organic substance or an SiO, SiON or SiN layer having a layer thickness less than 70 nm, especially about 45 nm.

公开(公告)号：DE102019210285A1

公开(公告)日：2021-01-14

申请号：DE102019210285

申请日：2019-07-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROETH ANDRE ,  KAUTZSCH THORALF ,  VOGT MIRKO ,  STEGEMANN MAIK ,  BINDER BORIS ,  RUDOLPH UWE

IPC: H01L21/84 ,  H01L21/02 ,  H01L21/20 ,  H01L21/764 ,  H01L21/82 ,  H01L27/12

Abstract: Bei einem Verfahren zum Erzeugen eines vergrabenen Hohlraums in einem Halbleitersubstrat werden Gräben in einer Oberfläche eines Halbleitersubstrats bis zu einer Tiefe, die größer ist als Querschnittsabmessungen des jeweiligen Grabens in einem Querschnitt senkrecht zu der Tiefe erzeugt, wobei auf Seitenwänden der Gräben eine Schutzschicht gebildet wird. Ein isotropen Ätzens durch Bodenbereiche der Gräben wird durchgeführt. Nach dem Durchführen des isotropen Ätzens werden die vergrößerten Gräben durch Aufbringen einer Halbleiter-Epitaxieschicht auf die Oberfläche des Halbleitersubstrats verschlossen. Ein geschlossener durchgehender Hohlraum in dem Halbleitersubstrat wird dadurch gebildet wird, dass bei dem Durchführen des isotropen Ätzens die Querschnittsabmessungen der vergrößerten Gräben derart weiter vergrößert werden, dass sich benachbarte Gräben berühren und ein durchgehender Hohlraum entsteht, und/oder nach dem Verschließen der vergrößerten Gräben eine Temperaturbehandlung erfolgt, durch die Querschnittsabmessungen benachbarter Gräben vergrößert werden, so dass sie sich berühren und ein durchgehender geschlossener Hohlraum entsteht.