中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

30 records (took 0.023 seconds)

    METHOD FOR PRODUCTION OF A SEMICONDUCTOR STRUCTURE
    2.
    发明申请
    METHOD FOR PRODUCTION OF A SEMICONDUCTOR STRUCTURE 审中-公开
    制造半导体结构的方法

    公开(公告)号：WO2004025714A3

    公开(公告)日：2004-05-13

    申请号：PCT/EP0309551

    申请日：2003-08-28

    Applicant: INFINEON TECHNOLOGIES AG ,  GENZ OLIVER ,  KIRCHHOFF MARKUS ,  MACHILL STEFAN ,  REB ALEXANDER ,  SCHMIDT BARBARA ,  STAVREV MOMTCHIL ,  STEGEMANN MAIK ,  WEGE STEPHAN

    Inventor： GENZ OLIVER ,  KIRCHHOFF MARKUS ,  MACHILL STEFAN ,  REB ALEXANDER ,  SCHMIDT BARBARA ,  STAVREV MOMTCHIL ,  STEGEMANN MAIK ,  WEGE STEPHAN

    IPC: H01L21/027 ,  H01L21/033 ,  H01L21/308 ,  H01L21/311 ,  H01L21/4763 ,  H01L21/768 ,  H01L21/8234 ,  H01L21/8244

    CPC classification number: H01L21/76811 ,  H01L21/0276 ,  H01L21/0332 ,  H01L21/3081 ,  H01L21/31144

    Abstract: The invention relates to a method for production of a semiconductor structure, comprising the steps: preparation of a semiconductor substrate (1), generation of a lower first, a middle second and an upper third masking layer (5, 7, 9) on a surface of the semiconductor substrate (1), formation of at least one first window (11, 11a-h) in the upper third masking layer (9), structuring the middle second masking layer (7) using the first window (11, 11a-h) in the upper third masking layer (9) for the transfer of the first window (11, 11a-h), structuring the lower first masking layer (5) using the first window (11, 11a-h) in the middle second masking layer (7) for the transfer of the first window (11, 11a-h), enlarging the first window (11, 11a-h) in the upper third masking layer (9) to form a second window (13, 13a-b) in a maskless process step, restructuring the middle second masking layer (7) using the second window (13, 13a-b) in the upper third masking layer (9) for the transfer of the second window (13, 13a-b), structuring the semiconductor substrate (1), using the structured lower third masking layer (5), restructuring the lower first masking layer (5) using the second window (13, 13a-b) in the middle second masking layer (7) and restructuring the semiconductor substrate (1) using the restructured lower third masking layer (5).

    Abstract translation: 本发明提供了一种半导体结构制造方法，包括以下步骤：提供半导体衬底（1）; 在所述半导体衬底（1）的表面上提供下第一掩膜层，中间第二掩膜层和上第三掩膜层（5,7,9）; 在所述上部第三掩模层（9）中形成至少第一窗口（11,11a-h）; 使用上部第三掩模层（9）中的第一窗口（11,11a-h）图案化中间第二掩模层（7）以传递第一窗口（11,11a-h）; 使用中间第二掩模层（7）中的第一窗口（11,11a-h）构造下部第一掩模层（5）以传送第一窗口（11,11a-h）; 扩大上部第三掩模层（9）中的第一窗口（11,11a-h）以在无掩模工艺步骤中形成第二窗口（13,13a-b）; 使用上部第三掩模层（9）中的第二窗口（13,13a-b）重构中央第二掩模层（7）以传送第二窗口（13,13a-b）; 使用图案化的下第三掩模层（5）图案化半导体衬底（1）; 使用中间第二掩模层（7）中的第二窗口（13,13a-b）重构下部第一掩模层（5）; 以及使用重构的下第三掩模层（5）重构半导体衬底（1）。

    METHOD FOR PRODUCING A PLANAR MASK ON SURFACES HAVING RELIEFS
    3.
    发明申请
    METHOD FOR PRODUCING A PLANAR MASK ON SURFACES HAVING RELIEFS 审中-公开
    一种用于生产平面口罩拓扑含曲面

    公开(公告)号：WO0196956A2

    公开(公告)日：2001-12-20

    申请号：PCT/DE0102070

    申请日：2001-06-01

    Applicant: INFINEON TECHNOLOGIES AG ,  STEGEMANN MAIK ,  UHLIG INES

    Inventor： STEGEMANN MAIK ,  UHLIG INES

    IPC: G03F7/00 ,  G03F7/09 ,  H01L21/027 ,  H01L21/762

    CPC classification number: H01L21/76202 ,  G03F7/0035 ,  G03F7/094 ,  H01L21/0274 ,  H01L21/76235

    Abstract: The invention relates to a method for producing a planar mask on surfaces having reliefs, whereby recesses (V) are filled with a selective oxide (1) and a mask layer (2) conforming to the shape thereof and an antireflecting layer (3) are subsequently formed. A larger lithography processing window is obtained due to this improved planarity. At the same time, the use of thinner organic antireflecting coated layers results in reducing the amount of lacquer used during etching thus providing an improved etching processing window.

    Abstract translation: 本发明涉及一种制造在含有拓扑表面的平面掩模的方法，所述凹部（V）用选择性氧化（1）将被填充之后，形成的共形掩模层（2）和防反射层（3）。 由于这种改进的平坦度较大的光刻工艺窗口。 在同一时间使用较薄的有机ARC层的使用允许蚀刻期间的下油漆的消耗，并因此改进Ätzprozessfenster。

    METHOD FOR PRODUCING A MEMORY, COMPRISING A MEMORY CELL AND A TRENCH ISOLATION
    4.
    发明申请
    METHOD FOR PRODUCING A MEMORY, COMPRISING A MEMORY CELL AND A TRENCH ISOLATION 审中-公开
    用存储器单元和绝缘沟槽制造存储器的方法

    公开(公告)号：WO0120643A3

    公开(公告)日：2001-10-04

    申请号：PCT/DE0003154

    申请日：2000-09-11

    Applicant: INFINEON TECHNOLOGIES AG ,  SCHREMS MARTIN ,  GERNHARDT STEFAN ,  MORHARD KLAUS DIETER ,  STEGEMANN MAIK

    Inventor： SCHREMS MARTIN ,  GERNHARDT STEFAN ,  MORHARD KLAUS DIETER ,  STEGEMANN MAIK

    IPC: H01L21/8242 ,  H01L27/108

    CPC classification number: H01L27/10861

    Abstract: The invention relates to a method for producing a memory, comprising the following steps: formation of a trench (108) in a substrate (101), formation of an isolation collar (168) in the trench (108), formation of a dielectric layer (164) in the trench (108), filling of the trench (108) with a conductive trench-fill agent (161) and formation of a transistor (110). In order to form a trench isolation (180) once the trench (108) has been filled with the conductive trench-fill agent (161), a trench cover dielectric (430) is also formed in the trench (108) and said trench cover dielectric (430) is used as an etching mask during the formation of the trench isolation (180), in such a way that said trench isolation (180) is formed in a self-aligning manner, in relation to the trench (108). As a result of this self-aligned production of the trench isolation (180), the position of the same (180) is to a great extent independent of the alignment accuracy of the photo-exposure means.

    Abstract translation: 本发明涉及一种用于制造包括以下步骤的存储器：在衬底中形成（101）的沟槽（108），在沟槽中形成的隔离环（168）（108）在沟槽中形成一个介电层（164） （108），用导电沟槽填充物（161）填充沟槽（108）并形成晶体管（110）。 此外，Grabendeckeldielektrikum（430）在沟槽（108）形成，以形成隔离沟槽（180）为一体的形成过程中，沟槽（108）与所述导电严重填充（161）的填充后的隔离沟槽（180）和所述Grabendeckeldielektrikum（430） 使用刻蚀掩模，使得隔离沟槽（180）相对于沟槽（108）自对准。 由于隔离沟槽（180）的自对准生产，隔离沟槽（180）的位置在很大程度上与光对准器精度无关。

    Erzeugen eines vergrabenen Hohlraums in einem Halbleitersubstrat
    5.
    发明专利
    Erzeugen eines vergrabenen Hohlraums in einem Halbleitersubstrat 未知

    公开(公告)号：DE102019210285A1

    公开(公告)日：2021-01-14

    申请号：DE102019210285

    申请日：2019-07-11

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ROETH ANDRE ,  KAUTZSCH THORALF ,  VOGT MIRKO ,  STEGEMANN MAIK ,  BINDER BORIS ,  RUDOLPH UWE

    IPC: H01L21/84 ,  H01L21/02 ,  H01L21/20 ,  H01L21/764 ,  H01L21/82 ,  H01L27/12

    Abstract: Bei einem Verfahren zum Erzeugen eines vergrabenen Hohlraums in einem Halbleitersubstrat werden Gräben in einer Oberfläche eines Halbleitersubstrats bis zu einer Tiefe, die größer ist als Querschnittsabmessungen des jeweiligen Grabens in einem Querschnitt senkrecht zu der Tiefe erzeugt, wobei auf Seitenwänden der Gräben eine Schutzschicht gebildet wird. Ein isotropen Ätzens durch Bodenbereiche der Gräben wird durchgeführt. Nach dem Durchführen des isotropen Ätzens werden die vergrößerten Gräben durch Aufbringen einer Halbleiter-Epitaxieschicht auf die Oberfläche des Halbleitersubstrats verschlossen. Ein geschlossener durchgehender Hohlraum in dem Halbleitersubstrat wird dadurch gebildet wird, dass bei dem Durchführen des isotropen Ätzens die Querschnittsabmessungen der vergrößerten Gräben derart weiter vergrößert werden, dass sich benachbarte Gräben berühren und ein durchgehender Hohlraum entsteht, und/oder nach dem Verschließen der vergrößerten Gräben eine Temperaturbehandlung erfolgt, durch die Querschnittsabmessungen benachbarter Gräben vergrößert werden, so dass sie sich berühren und ein durchgehender geschlossener Hohlraum entsteht.

    8.
    发明专利
    未知

    公开(公告)号：DE10029288A1

    公开(公告)日：2002-01-03

    申请号：DE10029288

    申请日：2000-06-14

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： STEGEMANN MAIK ,  UHLIG INES

    IPC: G03F7/00 ,  G03F7/09 ,  H01L21/027 ,  H01L21/762 ,  H01L21/308 ,  H01L21/8242

    Abstract: The invention relates to a method for producing a planar mask on surfaces having reliefs, whereby recesses (V) are filled with a selective oxide (1) and a mask layer (2) conforming to the shape thereof and an antireflecting layer (3) are subsequently formed. A larger lithography processing window is obtained due to this improved planarity. At the same time, the use of thinner organic antireflecting coated layers results in reducing the amount of lacquer used during etching thus providing an improved etching processing window.

    Struktur mit gestuftem Index für optische Systeme
    9.
    发明专利
    Struktur mit gestuftem Index für optische Systeme 未知

    公开(公告)号：DE102017125926A1

    公开(公告)日：2018-05-09

    申请号：DE102017125926

    申请日：2017-11-07

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： KAUTZSCH THORALF ,  FRÖHLICH HEIKO ,  STEGEMANN MAIK ,  VOGT MIRKO

    IPC: H01L27/146 ,  G01J3/02

    Abstract: Es werden ein optischen System und ein Photosensorpixel bereitgestellt. Das Photosensorpixel umfasst ein Substrat, das ein aktives Gebiet und ein zu dem aktiven Gebiet peripheres Gebiet umfasst, einen optischen Sensor, der bei dem aktiven Gebiet des Substrats angeordnet und dazu ausgebildet ist, Licht zu empfangen und ein auf dem empfangenen Licht basierendes Messsignal auszugeben, und eine Verkapselungsschicht, die über dem aktiven Gebiet und dem ersten peripheren Gebiet des Substrats angeordnet ist. Die Verkapselungsschicht umfasst zumindest eine über dem peripheren Gebiet des Substrats befindliche sub-wellenlängen-basierte gestufte Indexstruktur, und die sub-wellenlängen-basierte gestufte Indexstruktur ist dazu ausgebildet, das Licht von einem Gebiet über dem peripheren Gebiet auf den optischen Sensor umzuleiten.

Patent Agency Ranking