公开(公告)号：FR2955205B1

公开(公告)日：2012-09-21

申请号：FR0959060

申请日：2009-12-16

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： MARTY MICHEL ,  DUTARTRE DIDIER ,  ROY FRANCOIS ,  BESSON PASCAL ,  PRIMA JENS

IPC: H01L27/14 ,  H01L21/20 ,  H01L21/302 ,  H01L21/768 ,  H01L21/77 ,  H01L23/48

公开(公告)号：FR2915317A1

公开(公告)日：2008-10-24

申请号：FR0754580

申请日：2007-04-19

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 ,  IMEC INTER UNI MICRO ELECTR

Inventor： LENOBLE DAMIEN ,  DUTARTRE DIDIER ,  TALBOT ALEXANDRE

IPC: H01L21/336 ,  H01L29/786

Abstract: La présente invention propose un procédé de réalisation d'un film mince d'un premier matériau saillant perpendiculairement à une surface plane d'un support, comprenant :a) une formation, au-dessus du support, d'un bloc d'un deuxième matériau comprenant au moins une paroi perpendiculaire à ladite surface plane,b) une formation d'une couche mince du premier matériau sur ladite paroi, etc) un retrait d'au moins une portion dudit bloc de deuxième matériau de manière à former le film mince de premier matériau.

公开(公告)号：FR2900277A1

公开(公告)日：2007-10-26

申请号：FR0603453

申请日：2006-04-19

Applicant: ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER ,  RUBALDO LAURENT ,  TALBOT ALEXANDRE

IPC: H01L21/306

Abstract: Des portions monocristallines (2) à base de silicium sont réalisées sur une surface (S) d'un substrat (100), sélectivement dans des zones (101) où un matériau monocristallin est initialement découvert. Pour cela, une couche (1) est d'abord formée sur toute la surface du substrat, en utilisant un précurseur de silicium du type hydrure non-chloré, et dans des conditions adaptées de sorte que la couche est monocristalline dans les zones du substrat où un matériau monocristallin est initialement découvert, et amorphe en dehors de ces zones. Les portions amorphes de la couche (1) sont ensuite sélectivement gravées, de sorte que seules les portions monocristallines (2) de la couche restent sur le substrat.

公开(公告)号：FR2897471A1

公开(公告)日：2007-08-17

申请号：FR0650474

申请日：2006-02-10

Applicant: ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER ,  LOUBET NICOLAS ,  TALBOT ALEXANDRE

IPC: H01L21/20 ,  H01L21/336

Abstract: L'invention concerne un procédé de formation d'une portion de couche semiconductrice monocristalline (40) au dessus d'une zone évidée, comprenant les étapes consistant à faire croître par épitaxie sélective sur une région active semiconductrice monocristalline (32) une couche semiconductrice monocristalline sacrificielle (38) et une couche semiconductrice monocristalline (40), et éliminer la couche sacrificielle (38). La croissance épitaxiale est réalisée alors que la région active est entourée d'une couche isolante en surépaisseur (34) et l'élimination de la couche semiconductrice monocristalline sacrificielle (38) est effectuée par un accès résultant d'une élimination au moins partielle de la couche isolante en surépaisseur.

公开(公告)号：DE69916699D1

公开(公告)日：2004-06-03

申请号：DE69916699

申请日：1999-05-18

Applicant: ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER ,  JERIER PATRICK

IPC: H01L21/225 ,  H01L21/205 ,  H01L21/22 ,  H01L21/74 ,  H01L21/8249 ,  H01L27/06

公开(公告)号：DE69713177D1

公开(公告)日：2002-07-18

申请号：DE69713177

申请日：1997-01-29

Applicant: ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER

IPC: G01K15/00 ,  C23C16/46 ,  C30B25/10 ,  H01L21/205 ,  H01L21/26 ,  H01L21/265 ,  H01L21/66

公开(公告)号：FR2779572A1

公开(公告)日：1999-12-10

申请号：FR9807059

申请日：1998-06-05

Applicant: ST MICROELECTRONICS SA

Inventor： CHANTRE ALAIN ,  MARTY MICHEL ,  DUTARTRE DIDIER ,  MONROY AUGUSTIN ,  LAURENS MICHEL ,  GUETTE FRANCOIS

IPC: H01L21/331 ,  H01L29/08 ,  H01L29/737 ,  H01L29/73 ,  H01L29/732

Abstract: A vertical bipolar transistor production process comprises epitaxy of a single crystal silicon emitter region in direct contact with the upper layer of a silicon germanium heterojunction base. Production of a vertical bipolar transistor comprises (a) forming an intrinsic collector (4) on an extrinsic collector layer buried in a semiconductor substrate (1); (b) forming a lateral insulation region (5) around the upper part of the intrinsic collector and an offset extrinsic collector well (60); (c) forming an silicon germanium heterojunction base above the intrinsic collector (4) and the lateral insulation region (5) by non-selective epitaxy of a multilayer (8) including a silicon germanium layer; and (e) forming an in-situ doped emitter by epitaxy on a window of the surface of the multilayer located above the intrinsic collector to obtain, above the window, a single crystal silicon emitter region in direct contact with the upper layer of the multilayer (8). An Independent claim is also included for a vertical bipolar transistor produced by the above process.

公开(公告)号：FR3027731A1

公开(公告)日：2016-04-29

申请号：FR1460236

申请日：2014-10-24

Applicant: ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER

IPC: H01L27/146 ,  H01L31/0248

Abstract: L'invention est relative à un capteur d'image de type « face avant », comprenant un substrat (22-1) en matériau semi-conducteur ; une couche active (10) en matériau semi-conducteur ; une matrice de photodiodes (14, 18) réalisée dans la couche active ; et une couche d'isolant (22-2) entre le substrat (22-1) et la couche active (10).

公开(公告)号：FR2980302A1

公开(公告)日：2013-03-22

申请号：FR1158341

申请日：2011-09-20

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： MARTY MICHEL ,  DUTARTRE DIDIER ,  JOUAN SEBASTIEN

IPC: H01L21/306 ,  H01L21/762

Abstract: Dispositif, et procédé de fabrication correspondant, comprenant un empilement vertical comportant une couche intermédiaire (CU) disposée entre une région inférieure et une région supérieure, ladite couche intermédiaire étant prolongée par une couche protectrice, ledit empilement vertical possédant une face libre latérale sur laquelle débouchent la région inférieure, la région supérieure et la couche protectrice.

公开(公告)号：DE60314203D1

公开(公告)日：2007-07-19

申请号：DE60314203

申请日：2003-04-28

Applicant: ST MICROELECTRONICS SA

Inventor： MONFRAY STEPHANE ,  DUTARTRE DIDIER ,  BOEUF FREDERIC

IPC: H01S5/34 ,  H04L9/08

Abstract: An integrated circuit, incorporating a semiconductor device forming the source of a single photon, comprises on a silicon substrate (SB): (a) a MOS transistor (TR) having a grid in the shape of a mushroom, capable of delivering on its drain, in a controlled manner, a single electron in response to a control voltage applied on its grid; (b) at least one compatible silicon quantum box (BQ), electrically coupled to the drain region (D) of the transistor, and capable of emitting a single photon on the reception of a single electron emitted by the transistor. Independent claims are also included for: (a) a cryptographic device incorporating this integrated circuit; (b) a method for the fabrication of this integrated circuit; (c) a method for the emission of a single photon using this integrated circuit.