公开(公告)号：KR100576542B1

公开(公告)日：2006-05-03

申请号：KR1020010047547

申请日：2001-08-07

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  김천수 ,  장재홍 ,  김충기 ,  김성도 ,  박문양 ,  한선호 ,  박정우 ,  박필재 ,  황남

IPC: H01F27/25

Abstract: 본 발명은 높은 충실도(Quality; Q)를 갖는 집적형 인덕터에 관한 것으로, 본 발명의 집적형 인덕터는 일방향으로 감긴 나선형 제 1 라인과 접점을 통해 상기 제 1 라인에 접속되며 상기 제 1 라인에 인접하여 역방향으로 감긴 나선형 제 2 라인으로 이루어진 하나의 금속배선으로 구성되며, 상기 제 1 라인과 제 2 라인에 서로 다른 반대 방향의 전류가 흐르도록 하여 반대 방향의 자기장이 발생하므로 전체적인 인덕터의 자기장이 상쇄되어 기판으로 영향을 주는 자기장의 성분이 감소한다.
인덕터, 금속배선, 충실도, 나선형, 자기장

公开(公告)号：KR100528145B1

公开(公告)日：2005-11-15

申请号：KR1020020081680

申请日：2002-12-20

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  윤용식 ,  최장홍 ,  박문양 ,  유현규

IPC: H03L7/097

Abstract: 본 발명은 전압제어발전기가 내장되어 저전력을 구현하면서도 다중밴드 시스템에 적합한 주파수 합성기를 제공하기 위한 것이다.
본 발명의 다중밴드용 주파수 합성기는 주파수/위상 검출기, 전하펌프 회로, 저역통과필터, 전압제어발진기, 밴드선택용 나누기 회로, 채널선택용 나누기 회로를 포함한다.
밴드선택용 나누기회로는 전압제어 발진기의 전압제어 주파수를 밴드 선택비로 나누어 원하는 밴드 주파수를 출력하고, 채널선택용 나누기 회로는 밴드 선택용 나누기 회로로부터 출력되는 밴드 주파수를 채널 선택비로 나누어 주파수/위상 검출기에 입력되는 피드백 주파수를 생성한다.

公开(公告)号：KR100507522B1

公开(公告)日：2005-08-17

申请号：KR1020020081679

申请日：2002-12-20

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  윤용식 ,  최장홍 ,  박문양 ,  유현규

IPC: H03L7/08

Abstract: 본 발명은 주파수/위상 검출기의 리셋을 위한 지연신호에 삽입되는 지연시간을 최소화하기 위해, 제작 공정이나 온도 등 여러 가지 변화 조건에 따라 주파수/위상 검출기와 전하펌프 회로의 전달 지연 시간이나 전류 스위칭 시점 등의 변화를 정확히 예측하여 주파수/위상 검출기의 리셋을 위한 지연신호에 삽입되는 지연 시간을 반영한다. 본 발명의 따른 주파수 합성기는 기준 주파수와 전압제어발진기로부터 피드백되어 입력되는 제1 주파수를 수신하여, 기준 주파수와 제1 주파수에 대응하여 제1 제어신호 및 제2 제어신호를 출력하는 주파수/위상 검출기; 주파수/위상 검출기로부터 출력되는 제1 제어신호 및 제2 제어신호에 응답하여, 저역통과필터로 들어가는 제1 전류와 저역통과필터로부터 나오는 제2 전류를 출력하는 전하펌프 회로; 및 전하펌프 회로의 제1 전류와 제2 전류가 동시에 흐르는 시점을 검출하고, 검출된 시점에 주파수/위상 검출기를 리셋시키기 위한 지연신호를 주파수/위상검출기에 출력하는 전류검출기를 포함하며, 상기 전하펌프 회로는, 제1 전류 및 제2 전류를 흐르게 하는 전류 셀; 및 전류 셀에 흐르는 제1 전류와 제2 전류를 복제한 전류 복제 회로를 포함한다.

公开(公告)号：KR100499856B1

公开(公告)日：2005-07-07

申请号：KR1020020078448

申请日：2002-12-10

Applicant: 한국전자통신연구원

Inventor： 권종기 ,  조규형 ,  유현규 ,  김종대

IPC: H03G3/30

Abstract: 본 발명은 가변 이득 증폭기에 관한 것으로, 차동 형태로 이루어진 입력부와, 외부 이득조절전압 신호를 공급받아 MOS 트랜지스터의 트랜스컨덕턴스 크기를 조절하여 다양한 크기의 출력전류를 출력하는 이득 조절부와, 상기 출력전류를 입력받아 출력부하 저항에 의한 가변 전압이득을 갖는 출력부를 포함하는 가변 이득 CMOS(Complementary Metal-Oxide-Semiconductor) 증폭기를 제공함으로써 저전압에서 동작하여 보다 넓은 입력신호의 입력범위에 대한 선형성을 개선 및 증대시킬 수 있는 가변 이득 증폭기를 개시한다.

公开(公告)号：KR100460700B1

公开(公告)日：2004-12-09

申请号：KR1020020062748

申请日：2002-10-15

Applicant: 한국전자통신연구원

Inventor： 이승철 ,  유현규 ,  김경수 ,  김종대

IPC: H03M1/12

Abstract: PURPOSE: A method for correcting a digital error of an analog/digital converter is provided to simplify an error correction process and minimize the power consumption by using a characteristic of a folding signal to divide a region of low bits and correcting errors of high bits according to the divided regions. CONSTITUTION: A low bit coding region is divided into four regions according to an odd number state and an even number state of predicting high bits. A coding process for low bits is performed. A coded result of the low bits is compared with the state of predictive high bits. The sum of the coded low bits and the predicting high bits is outputted if the coded result of the low bits corresponds to the state of predictive high bits. The sum of the coded low bits and the corrected high bits is outputted if the coded result of the low bits does not correspond to the state of predictive high bits.

Abstract translation: 目的：提供一种用于校正模/数转换器的数字误差的方法，以通过使用折叠信号的特性来分割低位区域并校正高位误差来简化纠错处理并使功耗最小化 到分裂的地区。 组成：低位编码区根据预测高位的奇数状态和偶数状态被分成四个区域。 执行低位的编码处理。 将低位的编码结果与预测高位的状态进行比较。 如果低位的编码结果对应于预测高位的状态，则输出编码低位和预测高位的总和。 如果低位的编码结果不对应于预测高位的状态，则输出编码低位和校正高位的总和。

公开(公告)号：KR100440634B1

公开(公告)日：2004-07-19

申请号：KR1020020054211

申请日：2002-09-09

Applicant: 한국전자통신연구원

Inventor： 김영호 ,  유현규

IPC: H03J7/00

Abstract: PURPOSE: An automatic tuning system of a continues time filter is provided to implement a reliable filter by maintaining a constant conductance value since the changed value matches with the external stable clock through a phase locked loop. CONSTITUTION: An automatic tuning system of a continuous time filter includes a voltage controlled oscillator. The apparatus utilizes a phase locked loop provided with a phase and frequency detector, a charge pump, a low band pass filter and a voltage controlled oscillator. The voltage controlled oscillator includes an input voltage control block(300), a transconductor(304), a plurality of capacitors(306), a comparator(308) and a signal shaping block(310). The input voltage control block(300) performs a switching so as to alternatively input the first and the second input voltages to the first plus input terminal and the first minus input terminal. The transconductor(304) generates a differential voltage through the plus output terminal and the minus output terminal in response to the voltage difference of the first input voltage and the second input voltage. The plurality of capacitors(306) generates an integral voltages by charging the charges with receiving the differential output current. The comparator(308) compares the sizes of the integrated voltage and generates the input voltage control signal based on the compared result. And, the signal shaping block(310) makes the input voltage control signal a predetermined shape and outputs the control signal to the input voltage control block(300).

Abstract translation: 目的：提供持续时间滤波器的自动调谐系统，通过保持恒定的电导值实现可靠的滤波器，因为改变的值通过锁相环与外部稳定时钟相匹配。 构成：连续时间滤波器的自动调谐系统包括压控振荡器。 该装置利用一个带有相位和频率检测器的锁相环，一个电荷泵，一个低通滤波器和一个压控振荡器。 压控振荡器包括输入电压控制块（300），跨导器（304），多个电容器（306），比较器（308）和信号整形块（310）。 输入电压控制块（300）执行切换，以交替地将第一和第二输入电压输入到第一正输入端子和第一负输入端子。 响应于第一输入电压和第二输入电压的电压差，跨导体（304）通过正输出端子和负输出端子生成差分电压。 多个电容器（306）通过对接收差动输出电流的电荷进行充电来生成积分电压。 比较器（308）比较积分电压的大小并基于比较结果产生输入电压控制信号。 并且，信号整形块（310）使输入电压控制信号成为预定形状，并将控制信号输出到输入电压控制块（300）。

公开(公告)号：KR1020040057025A

公开(公告)日：2004-07-01

申请号：KR1020030007513

申请日：2003-02-06

Applicant: 한국전자통신연구원

Inventor： 윤용식 ,  유현규 ,  박문양

IPC: H03F1/32

Abstract: PURPOSE: An amplifier and a method for removing non-linearity thereof are provided to prevent signal distortion by removing the third non-linear component. CONSTITUTION: An amplifier includes a first transistor, a second transistor, and a third transistor. The first transistor is operated by an input voltage. The second transistor is operated by the first voltage. The second transistor is connected to the first terminal of the first transistor. The third transistor is stacked by the second transistor. The third transistor is operated by the second voltage. The third transistor is connected to the second terminal of the first transistor. The first transistor is operated in an active region. The second transistor is operated in a linear region by the second voltage and the third transistor.

Abstract translation: 目的：提供一种用于去除其非线性的放大器和方法，以通过去除第三非线性分量来防止信号失真。 构成：放大器包括第一晶体管，第二晶体管和第三晶体管。 第一晶体管由输入电压操作。 第二晶体管由第一电压操作。 第二晶体管连接到第一晶体管的第一端。 第三晶体管由第二晶体管堆叠。 第三晶体管由第二电压操作。 第三晶体管连接到第一晶体管的第二端。 第一晶体管在有源区域中工作。 第二晶体管通过第二电压和第三晶体管在线性区域中操作。

公开(公告)号：KR100398048B1

公开(公告)日：2003-09-19

申请号：KR1020010078268

申请日：2001-12-11

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  최장홍 ,  장재홍 ,  유현규

IPC: H03L7/00

CPC classification number: H03M7/3022 ,  H03L7/1978

Abstract: The present invention relates to a structure of a delta-sigma factional divider. The divider structure adds an external input value and an output value of a delta-sigma modulator to modulate a value of a swallow counter. Therefore, the present invention can provide a delta-sigma factional divider the structure is simple and that can obtain an effect of a delta sigma mode while having a wide-band frequency mixing capability.

Abstract translation: 本发明涉及一种德耳塔西格玛派别分配器的结构。 分频器结构添加外部输入值和Δ-Σ调制器的输出值以调制吞咽计数器的值。 因此，本发明可以提供一种Δ-Σ分数分频器，其结构简单并且可以获得ΔΣ模式的效果，同时具有宽带混频能力。

公开(公告)号：KR1020030053282A

公开(公告)日：2003-06-28

申请号：KR1020010083458

申请日：2001-12-22

Applicant: 한국전자통신연구원

Inventor： 최장홍 ,  한선호 ,  유현규

IPC: H03L7/00

Abstract: PURPOSE: An even order term harmonic frequency multiplier is provided to expand the bandwidth of a frequency and reduce harmonic components of the remaining order terms except for even order terms by using a frequency multiplier. CONSTITUTION: A harmonic frequency multiplier of an even order term includes a phase integrator(21), a memory(22), a digital/analog converter(23), a low pass filter(24), and a frequency multiplier(25). The phase integrator generates a period signal corresponding to a frequency control signal received from the outside. The memory is used for storing a trigonometric function value corresponding to the output of the phase integrator. The digital/analog converter is used for converting the trigonometric function value to an analog signal. The low pass filter is used for removing components of harmonics from a radio frequency of the digital/analog converter. The frequency multiplier is used for attenuating the basic components of harmonics from an output signal of the low pass filter in order to generate the higher frequency than the frequency of the output of the low pass filter.

Abstract translation: 目的：提供偶次序谐波倍频器来扩展频率的带宽，并通过使用倍频器来减少除偶数阶项之外的剩余阶数项的谐波分量。 构成：偶数阶项的谐波倍频包括相位积分器（21），存储器（22），数字/模拟转换器（23），低通滤波器（24）和倍频器（25）。 相位积分器产生对应于从外部接收的频率控制信号的周期信号。 存储器用于存储与相位积分器的输出对应的三角函数值。 数字/模拟转换器用于将三角函数值转换为模拟信号。 低通滤波器用于从数字/模拟转换器的射频去除谐波的分量。 倍频器用于从低通滤波器的输出信号衰减谐波的基本分量，以产生比低通滤波器的输出频率更高的频率。

公开(公告)号：KR1020030013195A

公开(公告)日：2003-02-14

申请号：KR1020010047553

申请日：2001-08-07

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  이상국 ,  황남 ,  박정우 ,  이진택 ,  박문양 ,  김성도 ,  윤용식 ,  한선호 ,  김남수

IPC: H01L27/04

Abstract: PURPOSE: A high-Q poly-to-poly capacitor structure for RF ICs is provided to reduce an area of a lower electrode plate to lower parasitic capacitance by using an interdigit structure. CONSTITUTION: A lower electrode plate(23) of a capacitor is formed on a silicon substrate(21). The lower electrode plate(23) is formed with the first polysilicon layer. An upper electrode plate(25) is formed on the lower electrode plate(23). The upper electrode plate(25) is formed with the second polysilicon layer. The upper electrode plate(25) is connected with the first metal layer(28) through a plurality of contacts(27). A contact/the first metal layer/via layer(27/28/29) are sequentially laminated on the lower electrode plate(23). The second metal layer(31) is connected with the via layer(29). The first and the second metal layers(28,31) are connected to each other by using the via layer(29). The lower electrode plate(23) and the upper electrode plate(25) are formed within silicon oxide layers(22,24,26,30). The contact(29) and the first metal layer(28) are formed within the silicon oxide layers(22,24,26,30).

Abstract translation: 目的：提供用于RF IC的高Q多聚电容器结构，以通过使用叉指结构来减小下电极板的面积以降低寄生电容。 构成：在硅衬底（21）上形成电容器的下电极板（23）。 下电极板（23）形成有第一多晶硅层。 上电极板（25）形成在下电极板（23）上。 上电极板（25）形成有第二多晶硅层。 上电极板（25）通过多个触点（27）与第一金属层（28）连接。 接触/第一金属层/通孔层（27/28/29）依次层压在下电极板（23）上。 第二金属层（31）与通孔层（29）连接。 第一和第二金属层（28,31）通过使用通孔层（29）彼此连接。 下电极板（23）和上电极板（25）形成在氧化硅层（22,24,26,30）内。 接触（29）和第一金属层（28）形成在氧化硅层（22,24,26,30）内。