公开(公告)号：KR100757324B1

公开(公告)日：2007-09-11

申请号：KR1020060098365

申请日：2006-10-10

Applicant: 삼성전자주식회사

Inventor： 박영근 ,  최한메 ,  이승환 ,  김선정 ,  오세훈 ,  김영선

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/28273 ,  H01L21/02181 ,  H01L21/0228 ,  H01L21/02304 ,  H01L21/3145 ,  H01L21/31616 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7881

Abstract: A method of fabricating a non-volatile memory device is provided to prevent diffusion of silicon and metal between a bottom silicon oxide layer and a metal oxide layer by using a silicon hydrolyzed layer. A tunnel insulating layer is formed on a substrate(100), and a conductive pattern(122) is formed on the tunnel insulating layer. A bottom silicon oxide layer(126) is formed on the conductive pattern, and then a nitriding process is performed on the bottom silicon oxide to form a silicon hydrolyzed layer(128) on a surface of the bottom silicon oxide layer. A metal oxide layer(130) is formed on the silicon hydrolyzed layer, and a top silicon oxide layer(132) is formed on the metal oxide layer. A conductive layer is formed on the top silicon oxide layer.

Abstract translation: 提供一种制造非易失性存储器件的方法，以通过使用硅水解层来防止硅和金属在底部氧化硅层和金属氧化物层之间的扩散。 在基板（100）上形成隧道绝缘层，在隧道绝缘层上形成导电图案（122）。 在导电图案上形成底部氧化硅层（126），然后在底部氧化硅上进行氮化处理，以在底部氧化硅层的表面上形成硅水解层（128）。 在硅水解层上形成金属氧化物层（130），在金属氧化物层上形成顶部氧化硅层（132）。 导电层形成在顶部氧化硅层上。

公开(公告)号：KR100755661B1

公开(公告)日：2007-09-05

申请号：KR1020050018795

申请日：2005-03-07

Applicant: 삼성전자주식회사

Inventor： 이효종 ,  김선정

IPC: C25D17/02 ,  C25D17/00

CPC classification number: C25D17/10 ,  C25D7/123 ,  C25D17/001 ,  H01L21/2885

Abstract: 도금 처리 공정에서 사용되는 도금 처리 장치가 제공된다. 도금 처리 장치는 도금액이 공급되며 도금액 입구 및 도금액 출구가 형성되어 있는 도금조, 도금조 내에 설치되어 있는 애노드, 애노드와 소정 간격 이격되어 대향하며 피도금물이 설치되는 캐소드 및 애노드와 캐소드 사이에 설치되는 플로팅 전극을 포함한다.
도금 처리 장치, 플로팅 전극, 애노드, 캐소드, 피도금물, 도금층

公开(公告)号：KR102259328B1

公开(公告)日：2021-06-02

申请号：KR1020140136835

申请日：2014-10-10

Applicant: 삼성전자주식회사

Inventor： 유종렬 ,  이현정 ,  김선정 ,  이승훈 ,  최은혜

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/788

公开(公告)号：KR1020170135115A

公开(公告)日：2017-12-08

申请号：KR1020160066521

申请日：2016-05-30

Applicant: 삼성전자주식회사

Inventor： 이승훈 ,  김동우 ,  서동찬 ,  김선정

IPC: H01L29/78 ,  H01L29/66 ,  H01L29/06 ,  H01L29/41 ,  H01L21/8234 ,  H01L21/28

CPC classification number: H01L29/78696 ,  H01L21/02532 ,  H01L21/02603 ,  H01L21/823807 ,  H01L27/092 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66742 ,  H01L29/78651 ,  H01L29/78684

Abstract: 반도체장치및 그제조방법이제공된다. 상기반도체장치는기판, 상기기판과이격되고, 제1 방향으로연장되는제1 나노와이어, 상기제1 나노와이어의둘레를감싸고, 상기제1 방향과교차하는제2 방향으로연장되는게이트전극, 상기게이트전극의양 측벽에형성되는제1 게이트스페이서로서, 상기제1 나노와이어는상기제1 게이트스페이서를관통하는제1 게이트스페이서및 상기게이트전극의적어도일측에, 상기제1 나노와이어와연결된소오스/드레인에피층을포함하되, 상기제1 나노와이어는상기제1 게이트스페이서와오버랩되는제1 영역과, 상기제1 게이트전극과접하는제2 영역을포함하고, 상기제1 영역의두께와, 상기제2 영역의두께는서로다르다.

Abstract translation: 提供了一种半导体器件及其制造方法。 该半导体器件包括衬底，和从该衬底分隔开，在一个绕在第一纳米线，第一纳米线，在第一方向上延伸的延伸的栅极电极，所述第二方向交叉的第一方向，其中 第一栅极间隔物形成在栅电极的两个侧壁上，第一纳米线具有贯穿第一栅极间隔物的第一栅极间隔物和形成在栅电极的至少一侧上的第二栅极间隔物， 其中第一纳米线包括与第一栅极间隔物重叠的第一区域和与第一栅极电极接触的第二区域，其中第一区域的厚度， 两个地区的厚度是不同的。

公开(公告)号：KR1020170036966A

公开(公告)日：2017-04-04

申请号：KR1020150135860

申请日：2015-09-24

Applicant: 삼성전자주식회사

Inventor： 탕,포런 ,  김선정 ,  양문승 ,  이승훈 ,  이현정 ,  정근희

IPC: H01L21/8238 ,  H01L21/20 ,  H01L21/02 ,  H01L21/04 ,  H01L21/302

CPC classification number: H01L21/823892 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02458 ,  H01L21/02463 ,  H01L21/02499 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/02546 ,  H01L21/30604 ,  H01L21/30612 ,  H01L21/308 ,  H01L21/823807 ,  H01L21/8258 ,  H01L27/092 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/1083 ,  H01L29/16 ,  H01L29/161 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/78

Abstract: 반도체소자의제조방법을제공한다. 제1 트랜지스터를위한제1 및제2 물질막들을에피택시얼성장공정으로형성하고, 제1 및제2 물질막들의일부를식각하여리세스를형성한후, 제2 트랜지스터를위한제3 및제4 물질막들을에피택시얼성장공정을형성한다. 이때, 에피택시얼성장공정중에불순물을함께공급하여소정의이온주입공정을생략함과동시에이온주입공정으로인한손상을억제할수 있다.

Abstract translation: 提供了一种制造半导体器件的方法。 第一，然后通过在外延生长步骤中的晶体管，并且所述第一mitje蚀刻第二材料层的一部分上形成第一mitje第二材料膜形成的凹部，第二晶体管用于第三mitje第四材料膜 由此形成外延生长过程。 此时，可以在外延生长工艺期间一起提供杂质以省略预定的离子注入工艺并且抑制由于离子注入工艺造成的损坏。

公开(公告)号：KR101533846B1

公开(公告)日：2015-07-03

申请号：KR1020080102110

申请日：2008-10-17

Applicant: 삼성전자주식회사 ,  도쿄엘렉트론가부시키가이샤

Inventor： 김선정 ,  최한메 ,  이명범 ,  오자끼데쯔시 ,  하세베가즈히데 ,  시바따데쯔야

IPC: H01L21/205

Abstract: 반도체디바이스를제조하기위한기판(W)에α-알루미나를포함하는알루미나막을성막하는반도체디바이스제조장치는, 가열계(44)에의해반응용기(2) 내의처리분위기를 800 ℃이상, 1,000 ℃이하의범위내의온도로가열하는동시에, 제1 가스공급계(31)의가스공급구멍(311) 및제2 가스공급계(34)의가스공급구멍(341)으로부터반응용기(2) 내에원료가스와산화가스를동시에공급하여반응시킴으로써각 기판(W)의표면에알루미나막을성막한다. 제1 가스공급계(31) 및제2 가스공급계(34)의각각의가스공급구멍(311, 341)은, 반응용기(2) 내에서기판보유지지구(25)에보유지지되어있는각 기판(W)에대응하는높이위치에설치된다.

公开(公告)号：KR101341571B1

公开(公告)日：2013-12-16

申请号：KR1020070042057

申请日：2007-04-30

Applicant: 삼성전자주식회사

Inventor： 김선정 ,  정영수 ,  박영근 ,  이은하 ,  허성 ,  최한메 ,  오세훈 ,  김영선 ,  김성태

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/42332 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42348 ,  H01L29/513 ,  H01L29/7881 ,  H01L29/792

Abstract: 비휘발성메모리소자및 그제조방법이개시된다. 상기소자는란탄계나노닷을포함하는전하저장층을갖고, 상기방법은질소분위기의열처리를통해금속나노닷을갖는전하저장층을형성할수 있다. 따라서, 용이한방법으로우수한전하저장능력을갖는소자가제공될수 있다.

公开(公告)号：KR100994995B1

公开(公告)日：2010-11-18

申请号：KR1020070079172

申请日：2007-08-07

Applicant: 삼성전자주식회사

Inventor： 최훈상 ,  이승환 ,  구봉진 ,  김선정 ,  정천형 ,  임상욱 ,  김영선

IPC: H01L21/20

CPC classification number: H01L29/513 ,  C23C16/40 ,  C23C16/45531 ,  C23C16/45553 ,  H01L21/28194 ,  H01L21/3141 ,  H01L21/31604 ,  H01L29/517 ,  H01L29/78

Abstract: DyScO3 막을 포함하는 반도체 박막의 적층 구조 및 그 형성방법을 개시한다. 본 발명의 반도체 박막의 적층 구조는 기판 및 상기 기판 위의 DyScO
3 막을 포함한다. 상기 DyScO
3 막 위의 제1 버퍼층 및 상기 제1 버퍼층 위의 실리콘을 포함하는 제1 물질층을 더 포함할 수 있다. 또는 상기 기판의 상부에 실리콘을 포함하는 제2 물질층을 포함하고, 상기 실리콘을 포함하는 물질층과 상기 DyScO
3 막 사이의 제2 버퍼층을 더 포함할 수 있다.
DyScO3 막, 버퍼층

公开(公告)号：KR1020090042159A

公开(公告)日：2009-04-29

申请号：KR1020080102110

申请日：2008-10-17

Applicant: 삼성전자주식회사 ,  도쿄엘렉트론가부시키가이샤

Inventor： 김선정 ,  최한메 ,  이명범 ,  오자끼데쯔시 ,  하세베가즈히데 ,  시바따데쯔야

IPC: H01L21/205

Abstract: An apparatus and a method for manufacturing a semiconductor device are provided to obtain an alumina film having thickness uniformity by supplying a raw material gas and an oxidation gas to each wafer with each gas injector. An opening part(21) formed in a bottom part of a reaction vessel(2) is integrally formed with a flange(22). A wafer boat(25) includes four support pillars(26). A first gas injector(31) and a second gas injector(34) are installed inside the reaction vessel. The first gas injector supplies a processing gas. The second gas injector supplies an oxidation gas and an inert gas. The first gas injector is connected to a raw material gas supply path(32) and a raw material supply source(33) in a top side. The second gas injector is branched to two, and is connected to an oxidation gas supply path(35) and an inert gas supply path(39) in a top side.

Abstract translation: 提供一种用于制造半导体器件的装置和方法，以通过每个气体注射器向每个晶片供应原料气体和氧化气体来获得具有厚度均匀性的氧化铝膜。 形成在反应容器（2）的底部的开口部（21）与凸缘（22）一体形成。 晶片舟（25）包括四个支撑柱（26）。 第一气体喷射器（31）和第二气体喷射器（34）安装在反应容器的内部。 第一个气体注入器供应处理气体。 第二气体喷射器供应氧化气体和惰性气体。 第一气体喷射器与顶部的原料气体供给路径（32）和原料供给源（33）连接。 第二气体喷射器分支为两个，并且连接到顶部的氧化气体供给路径（35）和惰性气体供给路径（39）。

公开(公告)号：KR1020090037120A

公开(公告)日：2009-04-15

申请号：KR1020070102584

申请日：2007-10-11

Applicant: 삼성전자주식회사

Inventor： 김선정 ,  박영근 ,  최한메 ,  이승환 ,  오세훈 ,  김영선 ,  김성태

IPC: H01L21/8247 ,  H01L27/115 ,  B82Y10/00

CPC classification number: H01L29/42332 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42348 ,  B82Y10/00 ,  H01L29/517

Abstract: A nonvolatile memory device and a manufacturing method thereof are provided to obtain an excellent thermal stability in a following high temperature process by using a lanthanum aluminum oxide film as a blocking insulating film. A cell of a nonvolatile memory device(100A) includes a gate stack(30A) of a multi-layer film structure. The gate stack of the multi-layer film structure is laminated on a top part of a semiconductor substrate(10) having a channel region. A source/drain region(20) separated by the gate stack is arranged in both ends of the channel region. The source/drain region is formed by performing an annealing process and an N-type dopant injection process. The gate stack includes a tunnel insulating film(31) and a blocking insulating film(33). The tunnel insulating film is positioned between the channel region and a charge storage layer(32). The blocking insulating film is positioned between the charge storage layer and a control gate(34).

Abstract translation: 提供一种非易失性存储器件及其制造方法，通过使用氧化镧铝作为阻挡绝缘膜，在随后的高温工艺中获得优异的热稳定性。 非易失性存储器件（100A）的单元包括多层膜结构的栅叠层（30A）。 多层膜结构的栅叠层叠在具有沟道区的半导体衬底（10）的顶部上。 由栅极堆叠分离的源极/漏极区域（20）布置在沟道区域的两端。 通过进行退火处理和N型掺杂剂注入工艺来形成源极/漏极区域。 栅极堆叠包括隧道绝缘膜（31）和阻挡绝缘膜（33）。 隧道绝缘膜位于沟道区域和电荷存储层之间。 阻挡绝缘膜位于电荷存储层和控制栅极（34）之间。