-
公开(公告)号：KR1020090080429A
公开(公告)日：2009-07-24
申请号：KR1020080006355
申请日：2008-01-21
Applicant: 삼성전자주식회사
IPC: H01L21/60
CPC classification number: H05K1/0277 , H01L23/49838 , H01L23/4985 , H01L24/50 , H01L2924/14 , H01L2924/181 , H05K1/111 , H05K1/189 , H05K2201/097 , H05K2201/09709 , H05K2201/10128 , H05K2201/10674 , Y02P70/611 , H01L2924/00
Abstract: A wiring substrate, a tape package having the same, and a display device are provided to secure a sufficient alignment margin for forming a junction with a bump of a semiconductor chip by improving a structure thereof. A wiring substrate(100) includes a base film(110), a plurality of first wirings(130), and a plurality of second wirings(140). The base film has a chip mounting region(120) in which a semiconductor chip is mounted. The first wirings have a first junction terminal(132) which is electrically connected to the semiconductor chip. The first junction terminal is extended from the chip mounting region along a first direction. The first junction terminal is extended along a second direction inclined to the first direction. The second wirings have a second junction terminal(142) which is electrically connected to the semiconductor chip. The second junction terminal is extended from the chip mounting region along the first direction. The second junction terminal is extended in the opposite direction to the second direction.
Abstract translation: 提供布线基板，具有该布线基板的带封装和显示装置，以通过改进其结构来确保用于与半导体芯片的凸点形成结的足够的取向余量。 布线基板（100）包括基膜（110），多个第一布线（130）和多个第二布线（140）。 基膜具有安装半导体芯片的芯片安装区域（120）。 第一配线具有与半导体芯片电连接的第一接线端子（132）。 第一接线端子沿着第一方向从芯片安装区域延伸。 第一结端子沿着与第一方向倾斜的第二方向延伸。 第二配线具有电连接到半导体芯片的第二接线端子（142）。 第二结端子沿着第一方向从芯片安装区域延伸。 第二连接端子沿与第二方向相反的方向延伸。
-
公开(公告)号：KR100699823B1
公开(公告)日：2007-03-27
申请号：KR1020030054221
申请日：2003-08-05
Applicant: 삼성전자주식회사
IPC: G02F1/1345
CPC classification number: G02F1/13452 , H01L23/5387 , H01L2224/16 , H01L2924/07811 , H05K1/118 , H05K1/147 , H05K2201/068 , H05K2201/10681 , H01L2924/00
Abstract: 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 플랙서블 필름 패키지 모듈의 테이프 필름이 폴리이미드 재질의 제1 절연기판과, 상기 제1 절연기판보다 값이 싼 제2 절연기판을 연결하여 사용하는 플랙서블 필름 패키지 및 그 제조방법을 제공한다.
TCP. CoF, 플랙서블 필름 패키지, 저가형.-
公开(公告)号：KR100541649B1
公开(公告)日：2006-01-11
申请号：KR1020030061498
申请日：2003-09-03
Applicant: 삼성전자주식회사
IPC: H01L21/60
CPC classification number: H01L23/4985 , H01L2224/05568 , H01L2224/05573 , H01L2224/16 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H05K1/112 , H05K3/361 , H01L2224/05599
Abstract: 본 발명은 테이프 배선 기판과 그를 이용한 반도체 칩 패키지에 관한 것으로서, 보다 상세하게는 소정의 부분에 비아홀이 형성된 절연성 재질의 베이스 필름; 상기 베이스 필름의 제 1면에 형성된 제 1배선패턴층; 및 상기 베이스 필름의 제 1면과 반대되는 제 2면에 형성되고, 상기 비아홀 내의 도전성 물질을 통하여 제 1면에 형성된 터미널과 전기적으로 연결하는 하나 이상의 제 2배선패턴층을 포함하는 테이프 배선 기판 및 상기 테이프 배선 기판과 침 범프를 통해 전기적으로 접합되는 반도체 칩을 포함하는 반도체 칩에 관한 것이다.
본 발명에 따르면, 하나의 배선패턴 층에 형성되는 리드의 수가 반 이하로 감소하기 때문에 파인피치화된 반도체 장치의 구현이 가능하다.
TCP(Tape carrier Package), 테이프 캐리어 패티지, 배선패턴, 범프, 파인피치(fine pitch)Abstract translation: 带布线基板和使用该布线基板的半导体芯片封装件技术领域本发明涉及一种带布线基板和使用该布线基板的半导体芯片封装件，并且更具体地涉及带布线基板和使用该布线基板的半导体芯片封装件。 形成在基膜的第一表面上的第一布线图案层; 以及至少一个第二布线图案层，形成在与基膜的第一表面相反的第二表面上，并且通过通孔中的导电材料电连接到形成在第一表面上的端子， 以及通过浸没凸块电连接到带布线衬底的半导体芯片。
-
公开(公告)号：KR1020040065440A
公开(公告)日：2004-07-22
申请号：KR1020030002417
申请日：2003-01-14
Applicant: 삼성전자주식회사
Inventor： 정예정
IPC: H01L21/66
CPC classification number: H01L22/32 , H01L23/49572 , H01L2224/16 , H01L2224/73204 , H01L2924/01078 , H01L2924/01079 , H05K1/0268 , H05K1/0393 , H05K2201/0949 , H05K2203/1545
Abstract: PURPOSE: A tape package including a test pad and a method for inspecting the same are provided to lower the manufacturing cost by reducing total length between a film and a tape package. CONSTITUTION: A tape package including a test pad includes a film, a semiconductor chip, an encapsulant, and a test pad. The film includes a base substrate(118) having a through-hole, a copper line pattern, and a solder resist. The base substrate is formed with a flexible insulating material. The copper line pattern is formed on the entire surface of the base substrate. The solder resist(122) is formed on the entire surface of the copper line pattern. The semiconductor chip(124) is connected to the copper line pattern of the film. The encapsulant(130) is used for encapsulating the exposed part of the semiconductor chip. The test pad(114) is connected to the copper line pattern through the through-hole.
Abstract translation: 目的：提供一种包括测试垫的胶带包装及其检查方法，以减少薄膜和胶带包装之间的总长度来降低制造成本。 构成：包括测试垫的带包装包括膜，半导体芯片，密封剂和测试垫。 该膜包括具有通孔，铜线图案和阻焊剂的基底基板（118）。 基底由柔性绝缘材料形成。 铜基线图案形成在基底基板的整个表面上。 阻焊剂（122）形成在铜线图案的整个表面上。 半导体芯片（124）连接到膜的铜线图案。 密封剂（130）用于封装半导体芯片的暴露部分。 测试焊盘（114）通过通孔连接到铜线图案。
-
公开(公告)号：KR1020040000934A
公开(公告)日：2004-01-07
申请号：KR1020020035958
申请日：2002-06-26
Applicant: 삼성전자주식회사
Inventor： 정예정
IPC: H01L21/60
Abstract: PURPOSE: A structure of a bump united part of a TCP(Tape Carrier Package) lead is provided to enhance the united intensity by increasing an united area between a fillet of a metal bump and the bump united part. CONSTITUTION: A structure of a bump united part of a TCP lead includes a plurality of metal bumps(12), a plurality of leads(14), and a bump united part(15). The metal bumps(12) are formed on an active region of a semiconductor chip. The leads(14) are electrically connected to the semiconductor chip through the metal bumps(12). The leads(14) are formed with shapes of plane having the uniform width. The bump united part(15) is a part of the lead(14) in order to be electrically connected to the metal bump(12). The bump united part(15) is formed with two or more divided parallel bars.
Abstract translation: 目的：提供TCP（磁带载体封装）引线的凸起结合部分的结构，以通过增加金属凸块的圆角和凸起组合部分之间的联合区域来增强联合强度。 构造：TCP引线的凸起结合部分的结构包括多个金属凸块（12），多个引线（14）和凸起组合部分（15）。 金属凸块（12）形成在半导体芯片的有源区上。 引线（14）通过金属凸块（12）与半导体芯片电连接。 引线（14）形成为具有均匀宽度的平面形状。 凸起组合部分（15）是引线（14）的一部分，以便电连接到金属凸块（12）。 凸块联合部（15）形成有两个或更多个分开的平行杆。
-
Patent Agency Ranking
公开(公告)号：KR101493869B1
公开(公告)日：2015-02-23
申请号：KR1020080095518
申请日：2008-09-29
Applicant: 삼성전자주식회사
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/00
Abstract: 방열 효과가 향상되며, 방열 부재들이 전자장치에 장기간 안정적으로 고정 유지될 수 있는 COF형 반도체 패키지가 개시된다. 상기 반도체 패키지는 유연성을 갖는 절연 기판과, 상기 절연 기판의 상부면에 배치된 반도체 소자와, 상기 절연 기판의 하부면에 배치된 방열 부재 및 상기 절연 기판의 하부면과 상기 방열 부재 사이를 접착시키는 접착 부재를 포함하며, 상기 절연 기판의 하부면과 상기 방열 부재 사이에는 외부 압력을 흡수할 수 있는 압력 흡수 영역이 형성되어 있다.
COF, 패키지, 방열, 분리, 섀시, 압력, 흡수-
公开(公告)号：KR1020120063202A
公开(公告)日：2012-06-15
申请号：KR1020100124279
申请日：2010-12-07
Applicant: 삼성전자주식회사
CPC classification number: H01L23/3107 , H01L23/24 , H01L23/3121 , H01L23/49572 , H01L23/49861 , H01L2224/73204
Abstract: PURPOSE: A semiconductor package and a display panel assembly including the same are provided to protect a circuit from external impacts, moisture, and chemical materials by forming a protection layer which covers a wiring circuit in an opposite direction to a semiconductor chip around a film. CONSTITUTION: A semiconductor chip(100) is received in a hole between films(300). A passivation layer(750) protects a semiconductor chip from the outside. A metal pad(800) electrically connects the semiconductor chip to the substrate. A molding member(200) covers the semiconductor chip, the metal pad, and the passivation layer. A protection layer(700) is opposite to the semiconductor chip around the film.
Abstract translation: 目的：提供半导体封装和包括该半导体封装的显示面板组件，以通过形成保护层来保护电路免受外部冲击，湿气和化学材料的影响，该保护层覆盖与膜周围的半导体芯片相反的方向。 构成：半导体芯片（100）被容纳在膜（300）之间的孔中。 钝化层（750）从外部保护半导体芯片。 金属焊盘（800）将半导体芯片电连接到基板。 模制构件（200）覆盖半导体芯片，金属焊盘和钝化层。 保护层（700）与膜周围的半导体芯片相对。
-
公开(公告)号：KR1020070041888A
公开(公告)日：2007-04-20
申请号：KR1020050097500
申请日：2005-10-17
Applicant: 삼성전자주식회사
IPC: H01L21/60
Abstract: 본 발명은 반도체 칩 검사용 테이프 배선기판에 관한 것으로, 반도체 칩 검사용 입력 신호가 입력되는 입력 패드가 두 부분으로 분리되어 있고, 특히 신뢰성 검사용 신호가 전달되는 입력 패드가 일렬로 형성되어 있기 때문에, 반도체 칩의 핀 수 증가에 대한 대응성이 떨어지는 문제점을 안고 있다. 이로 인해 하나의 반도체 칩을 검사하기 위해서 복수개의 반도체 칩 검사용 테이프 배선기판을 사용하여 검사하는 분할 검사나 새로운 형태의 반도체 칩 검사용 테이프 배선기판이 필요로 했다.
상기한 문제점을 해결하기 위해서, 본 발명은 중심 부분에 반도체 칩이 실장되는 칩 실장 영역을 갖는 베이스 필름과, 베이스 필름에 형성된 배선 패턴을 포함하는 반도체 칩 검사용 테이프 배선기판을 제공한다. 배선 패턴은 칩 실장 영역을 중심으로 해서 아래쪽으로 뻗어 있는 입력 배선 패턴과, 칩 실장 영역을 중심으로 위쪽과 좌우로 뻗어 있는 출력 배선 패턴 및 입/출력 배선 패턴의 끝단에 각기 형성된 테스트용 입/출력 패드를 포함한다. 이때 입력 패드는 입력 신호 전달용 제 1 입력 패드와 신뢰성 신호 전달용 제 2 입력 패드가 동일 영역에 복수의 열로 형성된다. 따라서 복수렬로 형성된 입력 패드에 제 1 및 제 2 입력 패드를 함께 형성함으로써, 반도체 칩의 핀 수 증가에 대응되게 제 2 입력 패드 수의 증가에 대응할 수 있다. 그리고 복수렬로 형성된 입력 패드에 하나의 검사 소켓을 접속시킴으로써, 반도체 칩의 전기적 특성 검사와 가혹 조건에서의 신뢰성 검사를 동시에 진 행할 수 있다.
테이프 패키지, 테스트, 패드, 입력, 출력-
公开(公告)号：KR1020070022472A
公开(公告)日：2007-02-27
申请号：KR1020050076741
申请日：2005-08-22
Applicant: 삼성전자주식회사
CPC classification number: B32B3/266 , H01L23/49833 , H01L23/4985 , H01L2924/0002 , Y10T428/24917 , H01L2924/00
Abstract: 본 발명은 보강층이 형성된 테이프 패키지용 테이프 배선기판에 관한 것으로, 종래의 테이프 배선기판의 경우 베이스 필름의 스프로켓 홀에 대응되게 가이드 구멍이 보강층에 형성되고, 베이스 필름의 외측면에 대응되게 보강층의 외측면이 위치하기 때문에, 제조 공정 중 제조 설비와의 기계적인 접촉이 발생될 경우 보강층에서 떨어져 나온 금속 파편으로 인한 전기적 쇼트가 발생되고, 보강층의 변형으로 인한 테이프 배선기판이 변형되는 문제가 발생되었다.
이와 같은 문제점을 해결하기 위해서, 본 발명은 스프로켓 홀보다는 크게 가이드 구멍이 형성되거나 베이스 필름의 외측면 안쪽에 보강층의 외측면이 위치하도록 보강층이 형성된 테이프 패키지용 테이프 배선기판을 제공한다.
본 발명에 따르면, 제조 공정 중 테이프 배선기판과 제조 설비 사이의 기계적인 접촉이 발생될 경우, 베이스 필름이 먼저 제조 설비와 기계적으로 접촉하여 응력을 흡수하고, 보강층과 제조 설비 사이의 기계적인 접촉은 억제시킴으로써, 보강층에서 금속 파편이 떨어져 나오는 것을 억제하고, 보강층이 변형되는 것을 억제할 수 있다.
테이프 패키지(tape package), 탭(TAB), 보강층(reinforcement layer), 쇼트 (short), 변형-
公开(公告)号：KR1020060058955A
公开(公告)日：2006-06-01
申请号：KR1020040098010
申请日：2004-11-26
Applicant: 삼성전자주식회사
IPC: H01L23/48 , H01L23/12 , H01L23/485
CPC classification number: H01L23/49838 , H01L21/4839 , H01L23/49572 , H01L23/4985 , H01L24/13 , H01L24/17 , H01L2224/0554 , H01L2224/0557 , H01L2224/05571 , H01L2224/05573 , H01L2224/13099 , H01L2224/131 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/00014 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01082 , H01L2924/14 , H01L2924/181 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: A semiconductor chip, having an active surface including a peripheral area and a central area, presents a connection area formed on a portion of the peripheral area. The semiconductor chip includes output pads formed in the peripheral area of the active surface and input pads formed in the central area of the active surface. The input pads may be connected to wiring patterns of a TAB tape passing over the connection area.
Abstract translation: 具有包括周边区域和中心区域的活性表面的半导体芯片具有形成在周边区域的一部分上的连接区域。 半导体芯片包括形成在有源表面的周边区域中的输出焊盘和形成在有源表面的中心区域中的输入焊盘。 输入焊盘可以连接到通过连接区域的TAB磁带的布线图案。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.02 seconds)
