公开(公告)号：KR100227775B1

公开(公告)日：1999-11-01

申请号：KR1019960051778

申请日：1996-11-04

Applicant: 한국전자통신연구원

Inventor： 최성우 ,  서경수 ,  이중환 ,  남기수

IPC: H01J9/22

Abstract: 본 발명은 모체와 활성체의 소스로 유기금속 화합물을 이용하고, 간접플라즈마를 이용하여 고순도, 얇은 막 두께의 형광체를 형성할 뿐 아니라 저온성장이 가능한 표시소자용 형광체 박막 형성 방법에 관한 것이다.

公开(公告)号：KR100125411B1

公开(公告)日：1997-10-06

申请号：KR1019930027030

申请日：1993-12-09

Applicant: 한국전자통신연구원

Inventor： 이중환 ,  곽병화 ,  서경수 ,  강영일

IPC: H01L21/66

公开(公告)号：KR100125056B1

公开(公告)日：1997-10-01

申请号：KR1019930027628

申请日：1993-12-14

Applicant: 한국전자통신연구원

Inventor： 이중환 ,  남산 ,  이대우 ,  조경익

IPC: H01L21/30

公开(公告)号：KR1019970010664B1

公开(公告)日：1997-06-30

申请号：KR1019930027030

申请日：1993-12-09

Applicant: 한국전자통신연구원

Inventor： 이중환 ,  곽병화 ,  서경수 ,  강영일

IPC: H01L21/66

Abstract: A method of controlling the rotation center and an apparatus in an ion etching apparatus for analyzing the properties of a semiconductor material are disclosed. The method places the rotation center of a sample 1 which is contained in a sample container 19 at etching point without exposing the sample 1 to an air by a remote control means 20 which is connected with a control means of a vacuum chamber 16.

Abstract translation: 公开了一种控制旋转中心的方法和用于分析半导体材料的性质的离子蚀刻装置中的装置。 该方法将样本容器19中包含的样品1的旋转中心放置在蚀刻点，而不会通过与真空室16的控制装置连接的遥控装置20将样品1暴露在空气中。

公开(公告)号：KR1019970009856B1

公开(公告)日：1997-06-18

申请号：KR1019930027628

申请日：1993-12-14

Applicant: 한국전자통신연구원

Inventor： 이중환 ,  남산 ,  이대우 ,  조경익

IPC: H01L21/30

Abstract: A micro-structure manufacturing device by an electronic line grid and method thereof is disclosed. The micro-structure manufacturing method comprises the steps of forming a grid having phase difference by using a electro-optic device(3), and forming the same micro-structure as the grid by manufacturing a surface by using one of a selective chemical deposition reaction, a developing and etching process by using a super thin film photoresist and a partial solution method of surface oxide film after irradiates the formed grid on the surface of the substrate(4) for manufacturing. Thereby, a regular micro-structure having a constant size and space is formed.

Abstract translation: 公开了一种电子线栅的微结构制造装置及其方法。 微结构制造方法包括以下步骤：通过使用电光装置（3）形成具有相位差的栅格，并通过使用选择性化学沉积反应中的一种制造表面来形成与栅格相同的微结构 ，通过使用超薄膜光致抗蚀剂的显影和蚀刻工艺，以及在形成的栅格辐射基板（4）的表面上进行制造之后的表面氧化膜的局部溶解方法。 由此，形成具有恒定尺寸和空间的规则微结构。

公开(公告)号：KR1019960009752B1

公开(公告)日：1996-07-24

申请号：KR1019920011454

申请日：1992-06-29

Applicant: 한국전자통신연구원

Inventor： 박형호 ,  곽병화 ,  이중환 ,  권오준

IPC: G01B15/00

Abstract: The multi-function surface analysis device performs the uniform surface etching regardless of the surface condition of the specimen in analyzing the depth profile of the specimen by using the specimen position adjuster(20) and the specimen holder(30). The device includes a tapered hole(22) for adjusting the specimen(33) position to keep normal to the ion gun, a rotary disk(23) of a doughnut shape having a rectangular protrusion(23a), a specimen position adjuster(20) having the protrusion(21) of a hemispheric shape, a shaft(31) inserted into the hole(22), ane under plate(32) having the groove(32a) receiving the rectangular protrusion(23a) to be flush with the upper plate(23) when the protrusion(21) and the concave surface(32b) are fitted to each other, and the upper plate(23).

Abstract translation: 多功能表面分析装置通过使用试样位置调整器（20）和试样保持架（30），分析试样的深度轮廓而与样品的表面状态无关地进行均匀的表面蚀刻。 该装置包括用于调节样品（33）位置以保持与离子枪正常的锥形孔（22），具有矩形突起（23a）的环形旋转盘（23），样品位置调节器（20） 具有半球形的突起（21），插入孔（22）中的轴（31），底板（32）的底部（32），其具有容纳矩形突起（23a）的槽（32a）以与上板齐平 （21）和所述凹面（32b）彼此嵌合时，所述上板（23）与所述上板（23）接合。

公开(公告)号：KR1019960019505A

公开(公告)日：1996-06-17

申请号：KR1019940028804

申请日：1994-11-03

Applicant: 한국전자통신연구원

Inventor： 박민 ,  이중환 ,  구진근 ,  유형준

IPC: H01L21/265 ,  H01L21/31

Abstract: 본 발명은 반도체 초고집적회로(ULSI)의 제조공정에서 금속층간 절연막(IMD : inter metal dielectric)의 SOG(spin-on glass)를 사용하는 반도체 장치의 제조방법에 관한 것으로, 특히 플라즈마 방법을 이용하여 양질의 SOG 박막을 형성시킬 수 있는 경화(curing) 방법에 관한 것이다.
본 발명은 절연막으로 SOG(Spin-On Glass)를 사용하는 반도체 장치의 제조방법에 있어서, SOG의 경화처리(curing)를 플라즈마 방법, 또는 기존의 열처리 방법과 병하여 수행함으로써, SOG막 내에 잔류하는 Si-OH 결합 및 휘발성 유기물과 H
2 O를 제거한다.

公开(公告)号：KR1019960012310A

公开(公告)日：1996-04-20

申请号：KR1019940024348

申请日：1994-09-27

Applicant: 한국전자통신연구원

Inventor： 박민 ,  유병곤 ,  이중환 ,  전치훈 ,  구진근

IPC: H01L21/205

公开(公告)号：KR100085932B1

公开(公告)日：1995-06-19

申请号：KR1019910018985

申请日：1991-10-28

Applicant: 한국전자통신연구원

Inventor： 최치규 ,  박형호 ,  이중환 ,  권오준 ,  조경익

IPC: H01L21/20

公开(公告)号：KR1019930008953A

公开(公告)日：1993-05-22

申请号：KR1019910018985

申请日：1991-10-28

Applicant: 한국전자통신연구원

Inventor： 최치규 ,  박형호 ,  이중환 ,  권오준 ,  조경익

IPC: H01L21/20

Abstract: 본 발명은 바이폴라 트랜지스터 혹은 BICMOS 트랜지스터 등과 같은 반도체장치에서 매입층(burried layer)으로 실리사이드(silicide)를 사용하여 에피택셜층(epitaxial layer)을 형성시키는 방법에 관한 것이다.
본 발명의 방법은 실리콘 기판(1)상에 소정 두께의 금속막을 증착하고 열처리 하여 실리사이드층(6)을 형성시키거나, 금속과 실리콘을 실리사이드의 조성으로 동시에 증착시켜 열처리 함으로써 실리사이드 상(silicide phase)을 형성시키는 단계와; 실리콘과 실리사이드의 정합성장을 이용하여 상기 실리사이드층(6)의 표면에 실리콘을 증착하거나, 상기 실리사이드 상을 소정의 온도로 가열하여 정합실리콘 에피택셜층(7)을 형성시킨 후 그것을 결정성장의 핵으로 이용하여 실리콘을 증착시킴으로써 n
- 에피택셜층(5)을 형성시키는 단계 및; 트렌치(trench)를 형성한 후 격리층(8)을 주입시키는 단계를 포함하여 종래의 방법에 비해 전자의 이동속도를 10내지 100배 정도 빠르게 할 수 있어 고속동작 특성이 훨씩 뛰어나 반도체 장치를 제조할 수 있을 뿐만 아니라 아웃-도핑(out-doping) 현상을 제거함으로써 n
- 에피택셜층의 두께를 정확히 조절할 수 있으며 결정결함이 적은 에피택셜층의 형성이 가능하다.