公开(公告)号：DE102013108946A1

公开(公告)日：2014-03-13

申请号：DE102013108946

申请日：2013-08-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  MEISER ANDREAS ,  LANG HANS-PETER ,  MEYER THORSTEN ,  IRSIGLER PETER

IPC: H01L29/417 ,  H01L21/283 ,  H01L21/74 ,  H01L21/768 ,  H01L23/52

Abstract: Ein Ausführungsbeispiel einer Halbleitervorrichtung (100) umfasst einen Halbleiterkörper (105) mit einer ersten Seite (112) und einer zweiten Seite (117), die entgegengesetzt zu der ersten Seite (112) ist. Die Halbleitervorrichtung (100) umfasst außerdem einen ersten Kontakttrench (110), der sich in den Halbleiterkörper (105) an der ersten Seite (112) erstreckt. Der erste Kontakttrench (110) umfasst ein erstes leitendes Material (114), das elektrisch mit dem an den ersten Kontakttrench (110) angrenzenden Halbleiterkörper (105) gekoppelt ist. Der Halbleiter umfasst weiterhin einen zweiten Kontakttrench (115), der sich in den Halbleiterkörper (105) an der zweiten Seite (117) erstreckt. Der zweite Kontakttrench (115) umfasst ein zweites leitendes Material (119), das elektrisch mit dem an den zweiten Kontakttrench (115) angrenzenden Halbleiterkörper (105) gekoppelt ist.

公开(公告)号：DE102011079138A1

公开(公告)日：2012-02-23

申请号：DE102011079138

申请日：2011-07-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  ZUNDEL MARKUS ,  KADOW CHRISTOPH

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/739

Abstract: Beschrieben werden ein vertikales Transistorbauelement und ein Verfahren zum Herstellen eines vertikalen Transistorbauelements. Das vertikale Transistorbauelement weist auf: – einen Halbleiterkörper (100) mit einer ersten Oberfläche (101) und einer zweiten Oberfläche (102); – ein Driftgebiet (13); – wenigstens ein Sourcegebiet (11) und wenigstens ein Bodygebiet (12), die zwischen dem Driftgebiet (13) und der ersten Oberfläche (101) angeordnet sind, wobei das Bodygebiet (12) zwischen dem Sourcegebiet (11) und dem Driftgebiet (13) angeordnet ist; – wenigstens eine Gateelektrode (15), die benachbart zu dem Bodygebiet (12) angeordnet ist, und ein Gatedielektrikum (16), das zwischen der Gateelektrode (15) und dem wenigstens einen Bodygebiet (12) angeordnet ist; – ein Draingebiet (14), das zwischen dem Driftgebiet (13) und der zweiten Oberfläche (102) angeordnet ist; – eine Sourceelektrode (41), die das wenigstens eine Sourcegebiet (11) elektrisch kontaktiert und die elektrisch gegenüber der Gateelektrode (15) isoliert ist und oberhalb der ersten Oberfläche (101) angeordnet ist; – eine Drainelektrode (42), die das Draingebiet (14) elektrisch kontaktiert und die auf der zweiten Oberfläche (102) angeordnet ist; – wenigstens eine Gateverbindungselektrode (21), die elektrisch gegenüber dem Halbleiterkörper (100) isoliert ist, die sich in dem Halbleiterkörper (100) zu der zweiten Oberfläche (102) erstreckt und die elektrisch an die wenigstens eine Gateelektrode (15) angeschlossen ist.

公开(公告)号：DE112013005770B4

公开(公告)日：2022-12-01

申请号：DE112013005770

申请日：2013-12-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  WEIS ROLF ,  HIRLER FRANZ ,  VIELEMEYER MARTIN ,  ZUNDEL MARKUS ,  IRSIGLER PETER

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/088 ,  H01L29/417

Abstract: Halbleitervorrichtung, die einen ersten Transistor (200, 3002) in einem Halbleiterkörper (100) umfasst, der eine erste Hauptoberfläche (110) hat, wobei der erste Transistor (200, 3002) aufweist:einen benachbart zur ersten Hauptoberfläche (110) angeordneten Sourcebereich (201, 301, 501),einen benachbart zur ersten Hauptoberfläche (110) angeordneten Drainbereich (205, 305, 505),einen Kanalbereich (220, 320, 520),eine Driftzone (260, 360, 560),einen elektrisch mit dem Sourcebereich (201, 301, 501) verbundenen Sourcekontakt (267, 3672, 502),einen elektrisch mit dem Drainbereich (205, 305, 505) verbundenen Drainkontakt (277, 3772, 506),eine Gateelektrode (210, 310, 510) an dem Kanalbereich (220, 320, 520), wobei der Kanalbereich (220, 320, 520) und die Driftzone (260, 360, 560) längs einer ersten Richtung zwischen dem Sourcebereich (201, 301, 501) und dem Drainbereich (205, 305, 505) angeordnet sind, die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist und der Kanalbereich (220, 320, 520) eine Gestalt eines ersten Kammes hat, der sich längs der ersten Richtung erstreckt,wobei der Sourcekontakt (267, 3672, 502) benachbart zu der ersten Hauptoberfläche (110) ist und der Drainkontakt (277, 3772, 506) benachbart zu einer zweiten Hauptoberfläche (120) ist, die entgegengesetzt zu der ersten Hauptoberfläche (110) ist.

公开(公告)号：DE102015106683B4

公开(公告)日：2021-11-25

申请号：DE102015106683

申请日：2015-04-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/088 ,  H05B44/00

Abstract: Halbleitervorrichtung, umfassend ein Array von Feldeffekttransistoren (200) in einem Halbleitersubstrat (100), das eine erste Hauptoberfläche (110) hat, wobei das Array von Feldeffekttransistoren (200) aufweist:einen Sourcekontakttrench (321) und einen Drainkontakttrench (322), deren jeder in einer zweiten Richtung parallel zu der ersten Oberfläche verläuft, wobei ein leitendes Material in dem Sourcekontakttrench (321) einen Sourcekontakt (202) bildet, und ein leitendes Material in dem Drainkontakttrench (322) einen Drainkontakt (206) bildet, und der Sourcekontakttrench (321) und der Drainkontakttrench (322) in der ersten Hauptoberfläche (110) gebildet sind,Gateelektrodenstrukturen (210) und Bodybereiche (220), die sich zwischen dem Sourcekontakttrench (321) und dem Drainkontakttrench (322) erstrecken, wobei die Gateelektrodenstrukturen (210) und die Bodybereiche (220) in einer abwechselnden Weise längs der zweiten Richtung angeordnet sind,einen Sourcebereich (201), der elektrisch mit dem leitenden Material in dem Sourcekontakttrench (321) verbunden und benachbart zu den Bodybereichen (220) ist, und einen Drainbereich (205), der direkt an den Drainkontakt (206) angrenzt und elektrisch mit dem leitenden Material in dem Drainkontakttrench (322) verbunden ist und direkt an die Bodybereiche (220) angrenzt, undeinen Bodykontakt (225) benachbart zu dem Sourcekontakttrench (321) und elektrisch verbunden mit dem leitenden Material in dem Sourcekontakttrench (321).

公开(公告)号：DE102017103782B4

公开(公告)日：2021-03-25

申请号：DE102017103782

申请日：2017-02-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  RUDOLF RALF

IPC: H01L29/68 ,  H01L21/76 ,  H01L21/762 ,  H01L29/45 ,  H01L29/70 ,  H01L29/78 ,  H01L29/808

Abstract: Halbleitervorrichtung, die aufweist:ein Halbleitersubstrat (102, 202) von einem ersten Leitfähigkeitstyp;eine erste Halbleiterschicht (104, 204) eines zweiten Leitfähigkeitstyps auf dem Halbleitersubstrat (102, 202);eine vergrabene Halbleiterschicht (106, 206) vom zweiten Leitfähigkeitstyp auf der ersten Halbleiterschicht (104, 204);eine zweite Halbleiterschicht (108, 208) vom zweiten Leitfähigkeitstyp auf der vergrabenen Halbleiterschicht (106, 206) ;einen Graben (110, 210), der sich durch jede aus zweiter Halbleiterschicht (108, 208), der vergrabenen Halbleiterschicht (106, 206), und der ersten Halbleiterschicht (104, 204) in das Halbleitersubstrat (102, 202) erstreckt;eine isolierende Struktur (112, 212), die Wände des Grabens (110, 210) auskleidet; undeine leitfähige Füllung (116, 216) in dem Graben (110, 210), wobei die leitfähige Füllung (116, 216) an einem Boden des Grabens (110, 210) mit dem Halbleitersubstrat (102, 202) elektrisch gekoppelt ist und wobeiein vertikaler Abstand zwischen einem Maximum des Dotierstoffkonzentrationsprofils der vergrabenen Halbleiterschicht (106, 206) und einem pn-Übergang zwischen der ersten Halbleiterschicht (104, 204) und dem Halbleitersubstrat (102, 202) in einem Bereich von 10µm bis 30µm liegt.

公开(公告)号：DE102018106689B4

公开(公告)日：2020-10-15

申请号：DE102018106689

申请日：2018-03-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  RUPP ROLAND ,  MAUDER ANTON ,  SPULBER OANA

IPC: H01L29/78 ,  H01L21/331 ,  H01L21/336 ,  H01L29/739

Abstract: Halbleitervorrichtung, umfassend:Graben-Gatestrukturen (150), die sich von einer ersten Oberfläche (101) in einen Siliziumcarbidbereich (100) erstrecken;ein Abschirmgebiet (160), das zwischen einer Driftzone (131) und den Graben-Gatestrukturen (150) entlang einer zur ersten Oberfläche (101) orthogonalen vertikalen Richtung ausgebildet ist, wobei das Abschirmgebiet (160) einen zusätzlichen pn-Übergang (pnx) mit der Driftzone (131) bildet; undKanalgebiete (120), wobei die Kanalgebiete (120) und die Graben-Gatestrukturen (150) entlang einer ersten horizontalen Richtung (191) nacheinander angeordnet sind und wobei entlang einer zweiten horizontalen Richtung (192), die zur ersten horizontalen Richtung (191) orthogonal ist, die Kanalgebiete (120) zwischen einem Sourcegebiet (110) und einem Stromausbreitungsgebiet (132) ausgebildet sind, undwobei die Kanalgebiete (120) dazu konfiguriert sind, Bereiche von Mesaabschnitten (180) zwischen benachbarten Graben-Gatestrukturen (150) bei einer Gatespannung VGS = 0 V vollständig zu verarmen.

公开(公告)号：DE102014100707B4

公开(公告)日：2020-02-27

申请号：DE102014100707

申请日：2014-01-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHWETLICK WERNER

IPC: H01L27/11556 ,  H01L29/78

Abstract: Speichervorrichtung, die in einem Halbleitersubstrat (1) ausgebildet ist, das eine erste Hauptoberfläche (110) aufweist, wobei die Speichervorrichtung umfasst:ein Steuergate (210) in einem unteren Teil eines in der ersten Hauptoberfläche (110) ausgebildeten ersten Trenches (130),ein Floating-Gate (220), das in dem ersten Trench (130) oberhalb des Steuergates (210) und von dem Steuergate (210) isoliert angeordnet ist, wobei das Floating-Gate potentialfrei ist und das Potential des Floating-Gates durch Injizieren von Ladungsträgern veränderbar ist, undeinen Sourcebereich (230) eines ersten Leitfähigkeitstyps, einen Bodybereich (250) eines zweiten Leitfähigkeitstyps und einen Drainbereich (240) eines ersten Leitfähigkeitstyps, wobei ein Teil des Bodybereiches (250) benachbart zu dem Floating-Gate (220) angeordnet ist.

公开(公告)号：DE102018103849A1

公开(公告)日：2019-08-22

申请号：DE102018103849

申请日：2018-02-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS

IPC: H01L29/78 ,  H01L21/336

Abstract: Ein Halbleiterbauelement (500) weist eine Grabenstruktur (150) auf, die sich von einer ersten Oberfläche (101) aus in einen Halbleiterkörper (100) aus Siliziumcarbid erstreckt. Innerhalb der Grabenstruktur (150) sind eine Elektrode (157) und zwischen der Elektrode (157) und der ersten Oberfläche (101) eine Gateelektrode (155) ausgebildet. Ein Abschirmgebiet (140), das an die Elektrode (157) angrenzt, bildet einen ersten pn-Übergang (pn1) mit einer im Halbleiterkörper (100) ausgebildeten Driftstruktur (130) aus. Zwischen der Driftstruktur (130) und einer ersten Kontaktstruktur (315) ist ein Schottky-Kontakt (SC) ausgebildet.

公开(公告)号：DE102017130213A1

公开(公告)日：2019-06-19

申请号：DE102017130213

申请日：2017-12-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  KOZLOWSKI GRZEGORZ

IPC: H01L29/41 ,  H01L29/06 ,  H01L29/78 ,  H02M3/00

Abstract: Die Offenbarung betrifft einen planaren Feldeffekttransistor (100). Der planare Feldeffekttransistor (100) weist ein Drainerweiterungsgebiet (102) zwischen einem Kanalbereich (104) und einem Drainanschluss (D) an einer ersten Oberfläche (106) eines Halbleiterkörpers (112) auf. Zudem weist der planare Feldeffekttransistor (100) einen ersten Elektrodenteil (108) und einen zweiten Elektrodenteil (110) auf, die lateral voneinander beabstandet sind, wobei der erste Elektrodenteil (108) als Gateelektrode oberhalb des Kanalbereichs (104) angeordnet ist und der zweite Elektrodenteil (110) oberhalb des Drainerweiterungsgebiets (102) angeordnet ist und vom ersten Elektrodenteil (108) elektrisch getrennt ist.

公开(公告)号：DE102015112804B4

公开(公告)日：2019-05-16

申请号：DE102015112804

申请日：2015-08-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  MISCHITZ MARTIN ,  PINCZOLITS MICHAEL ,  ROESNER MICHAEL ,  SCHNEEGANS MANFRED

IPC: H01L21/60 ,  H01L21/301 ,  H01L21/304 ,  H01L21/58 ,  H01L21/67 ,  H01L21/784 ,  H01L23/485

Abstract: Verfahren zur Bildung eines Source-Down-Halbleiterbauelements, wobei das Verfahren Folgendes umfasst:Bilden von Bauelementregionen (15) in einem Halbleitersubstrat (10), umfassend eine erste Seite und eine zweite Seite, wobei die Bauelementregionen (15) angrenzend an die erste Seite gebildet werden;Montieren der ersten Seite des Halbleitersubstrats (10) auf einem Träger (66, 80); undSingulieren des Halbleitersubstrats (10) und des Trägers (66, 80) zur Bildung von mehreren Halbleiterdies;wobei das Montieren des Halbleitersubstrats (10) auf dem Träger (66, 80) Folgendes aufweist:Auftragen einer Paste über der ersten Seite;Verfestigen der Paste zur Bildung eines isolierenden Substrats, umfassend eine nicht-planare Oberfläche (82); undEinebnen des isolierenden Substrats zur Bildung einer planaren Oberfläche (83).