公开(公告)号：DE102016109853B4

公开(公告)日：2021-08-12

申请号：DE102016109853

申请日：2016-05-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHARF THORSTEN ,  JORDAN STEFFEN

IPC: H01L21/60 ,  H01L23/485

Abstract: Chipträger, umfassend eine Umverteilungsstruktur (500), wobei die Umverteilungsstruktur (500) umfasst:eine dielektrische Schicht (12), welche sich in einer horizontalen Richtung erstreckt;eine erste elektrisch leitfähige Schicht (16A), welche über der dielektrischen Schicht (12) angeordnet ist und sich in der horizontalen Richtung erstreckt;eine zweite elektrisch leitfähige Schicht (16B), welche sich in der horizontalen Richtung erstreckt und elektrisch mit der ersten elektrisch leitfähigen Schicht (16A) gekoppelt ist, wobei die dielektrische Schicht (12) zwischen der ersten elektrisch leitfähigen Schicht (16A) und der zweiten elektrisch leitfähigen Schicht (16B) angeordnet ist, wobei die erste elektrisch leitfähige Schicht (16A) und die zweite elektrisch leitfähige Schicht (16B) ausgelegt sind, um elektrische Ströme in einer gleichen horizontalen Richtung zu leiten;einen Graben (18), welcher in der dielektrischen Schicht (12) angeordnet ist und sich in der horizontalen Richtung erstreckt; undein Füllmaterial, welches den Graben (18) füllt, wobei das Füllmaterial sich vom Material der dielektrischen Schicht (12) unterscheidet, wobei der gefüllte Graben ausgelegt ist, mindestens eines von elektrischen Strömen und thermischen Strömen in der gleichen horizontalen Richtung zu leiten, wo- bei der Graben (18) eine Form einer Leitung in horizontaler Richtung aufweist und sich in vertikaler Richtung nur teilweise in die dielektrische Schicht (12) erstreckt und mit einer der ersten oder zweiten elektrisch leitfähigen Schicht in Kontakt ist, wobei das Füllmaterial wenigstens eines von Kohlenstoff, Kupfer, Gold, Nickel, Zinn, Aluminium und Legierungen davon umfasst.

公开(公告)号：DE102019118174B3

公开(公告)日：2020-11-26

申请号：DE102019118174

申请日：2019-07-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  BEHRENS THOMAS ,  GRUBER MARTIN ,  SCHARF THORSTEN ,  STROBEL PETER

IPC: H01L21/50 ,  H01L21/66 ,  H01L23/544

Abstract: Verfahren zum Montieren von elektronischen Komponenten (100) auf einem oder mehreren Trägerkörpern (102), wobei das Verfahren das Bereitstellen eines Stützkörpers (104) mit mindestens einer ersten Ausrichtungsmarkierung (106), das Montieren des einen oder der mehreren Trägerkörper (102), die jeweils mindestens eine zweite Ausrichtungsmarkierung (108) aufweisen, aufweist, auf dem Stützkörper (104) durch Ausrichten zwischen der mindestens einen ersten Ausrichtungsmarkierung (106) und der mindestens einen zweiten Ausrichtungsmarkierung (108), und danach Montieren der Mehrzahl von elektronischen Komponenten (100) auf einem jeweiligen des einen oder der mehreren Trägerkörper (102) durch Ausrichten unter Verwendung der mindestens einen zweiten Ausrichtungsmarkierung (108).

公开(公告)号：DE102020106492A1

公开(公告)日：2020-10-15

申请号：DE102020106492

申请日：2020-03-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NAEVE TOMASZ ,  DINKEL MARKUS ,  KAHRIMANOVIC ELVIR ,  OTREMBA RALF ,  SCHARF THORSTEN

IPC: H01L23/36 ,  H01L23/433

Abstract: Es wird ein Chip-Package bereitgestellt. Das Chip-Package kann einen Halbleiterchip, der auf einer Vorderseite ein erstes Verbindungspad und ein zweites Verbindungspad umfasst, einen Träger, der eine Padkontaktfläche und eine Aussparung umfasst, ein den Halbleiterchip verkapselndes Verkapselungsmaterial, eine erste äußere Verbindung, die frei von dem Verkapselungsmaterial ist oder sich aus diesem heraus erstreckt, einen elektrisch leitenden Clip, und eine Kontaktstruktur beinhalten, wobei der Halbleiterchip so angeordnet ist, dass seine Vorderseite zu dem Träger weist, wobei sich das erste Verbindungspad über der Aussparung befindet und das zweite Verbindungspad die Padkontaktfläche kontaktiert, wobei der Clip über einer Rückseite des Halbleiterchips den Halbleiterchip, wo er sich über der Aussparung erstreckt, bedeckend angeordnet ist, und wobei die elektrisch leitende Kontaktstruktur das erste Verbindungpad mit der ersten äußeren Verbindung elektrisch leitend verbindet.

公开(公告)号：DE102015106151B4

公开(公告)日：2019-07-11

申请号：DE102015106151

申请日：2015-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRUBER MARTIN ,  KESSLER ANGELA ,  SCHARF THORSTEN

IPC: H01L23/48 ,  H01L21/58 ,  H01L23/367 ,  H05K1/18

Abstract: Halbleitermodul, aufweisend:eine Leiterplatte;einen Leistungshalbleiterchip, der in der Leiterplatte eingebettet ist, wobei der Leistungshalbleiterchip eine erste Lastelektrode aufweist;ein Leistungsanschlussstück des Halbleitermoduls, wobei das Leistungsanschlussstück mit der ersten Lastelektrode elektrisch verbunden ist, und wobei der eingebettete Leistungshalbleiterchip seitlich innerhalb der Footprintregion des Leistungsanschlussstücks positioniert ist, wobei das Leistungsanschlussstück ein Gewindeelement und insbesondere ein Element ist, das ein Gewindeloch oder einen Gewindebolzen aufweist.

公开(公告)号：DE102013106299B4

公开(公告)日：2019-06-06

申请号：DE102013106299

申请日：2013-06-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  LANDAU STEFAN ,  PLIKAT BORIS ,  PRUECKL ANTON ,  SCHARF THORSTEN

IPC: H01L21/60

Abstract: Verfahren zum Ausbilden einer Chipanordnung (102), wobei das Verfahren Folgendes aufweist:• Ausbilden eines Passivierungsmaterials (108) über mindestens einem elektrisch leitenden Kontakt (106) eines Chips (104);• Ausbilden eines Kapselungsmaterials (112) über dem Passivierungsmaterial (108), wobei dabei das Passivierungsmaterial (108) nicht geöffnet ist und keine Gebiete des elektrischen leitenden Kontaktes (106) exponiert;• Ausbilden eines oder mehrerer Löcher (114) durch das Kapselungsmaterial (112) und das Passivierungsmaterial (108);• Bereitstellen eines elektrisch leitenden Materials (116) innerhalb des einen oder der mehreren Löcher (114), die das elektrisch leitende Material (116) elektrisch mit dem mindestens einen elektrisch leitenden Kontakt (106) verbinden;• Anordnen des Chips (104) über einem Chipträger (336) vor oder nach dem Ausbilden des Passivierungsmaterials (108) über dem elektrisch leitenden Kontakt (106) des Chips (104); und• nach dem Anordnen des Chips (104) auf dem Chipträger, Durchführen eines Aufrauprozesses auf dem Chipträger (336) nach dem Ausbilden des Passivierungsmaterials (108) und vor dem Ausbilden des Kapselungsmaterials (112).

公开(公告)号：DE102016103585A1

公开(公告)日：2017-08-31

申请号：DE102016103585

申请日：2016-02-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHARF THORSTEN ,  JORDAN STEFFEN ,  ZIEGLER THOMAS ,  SCHOBER WOLFGANG

IPC: H01L23/482 ,  H01L21/60

Abstract: Ein Package (100), umfassend einen elektronischen Chip (102), eine Verkapselungsmasse vom Laminattyp (104), die den elektronischen Chip (102) mindestens teilweise verkapselt, eine Verdrahtungsstruktur (160), die vom elektronischen Chip (102) bis zu einem Kontaktpad (156) verläuft, und einen vollständig galvanisch gebildeten, lötbaren, äußeren elektrischen Kontakt (106), der mit dem elektronischen Chip (102) verbunden ist, indem er auf dem Kontaktpad (156) angeordnet ist.

公开(公告)号：DE102015106151A1

公开(公告)日：2016-10-27

申请号：DE102015106151

申请日：2015-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRUBER MARTIN ,  KESSLER ANGELA ,  SCHARF THORSTEN

IPC: H01L23/367 ,  H01L21/58 ,  H01L23/48

Abstract: Ein Halbleitermodul weist eine Leiterplatte und einen in der Leiterplatte eingebetteten Leistungshalbleiterchip auf. Der Leistungshalbleiterchip weist eine erste Lastelektrode auf. Das Halbleitermodul weist ferner ein Leistungsanschlussstück des Halbleitermoduls, wobei das Leistungsanschlussstück mit der ersten Lastelektrode elektrisch verbunden ist, und wobei der eingebettete Leistungshalbleiterchip seitlich innerhalb einer Footprintregion des Leistungsanschlussstücks positioniert ist.

公开(公告)号：DE102023113278A1

公开(公告)日：2024-11-28

申请号：DE102023113278

申请日：2023-05-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BÖHM MARCUS ,  SCHMOELZER BERND ,  HOLZMANN LISA MARIE ,  SCHARF THORSTEN

IPC: H01L23/488 ,  H01L21/50 ,  H01L21/60 ,  H01L25/07

Abstract: Ein Package (100) aufweisend einen einzelnen integralen elektrisch leitfähigen Körper (102), einen ersten Chip (104) mit einem integrierten Transistor und aufweisend einen ersten Anschluss (108), welcher auf dem Körper (102) befestigt ist, einen zweiten Anschluss (106), und einen dritten Anschluss (110), wobei der zweite Anschluss (106) und der dritte Anschluss (110) auf einer Hauptoberfläche des ersten Chips (104) gebildet sind, und der erste Anschluss (108) auf einer gegenüberliegenden anderen Hauptoberfläche des ersten Chips (104) gebildet ist, wobei der erste Anschluss (108) ein Drain- oder Kollektoranschluss ist, der zweite Anschluss (106) ein Source- oder Emitteranschluss ist, und der dritte Anschluss (110) ein Gate- oder Basisanschluss ist, und einen zweiten Chip (112) mit einem integrierten Transistor und aufweisend einen vierten Anschluss (114), welche auf dem Körper (102) befestigt ist, einen fünften Anschluss (116), und einen sechsten Anschluss (118), wobei der vierte Anschluss (114) und der sechste Anschluss (118) auf einer Hauptoberfläche des zweiten Chips (112) gebildet sind, und der fünfte Anschluss (116) auf einer gegenüberliegenden anderen Hauptoberfläche des zweiten Chips (112) gebildet ist, wobei der vierte Anschluss (114) ein Source- oder Emitteranschluss ist, der fünfte Anschluss (116) ein Drain- oder Kollektoranschluss ist, und der sechste Anschluss (118) ein Gate- oder Basisanschluss ist, wobei der erste Chip (104) und der zweite Chip (112) so verbunden sind, dass sie eine Halbbrücke bilden.

公开(公告)号：DE102020125813A1

公开(公告)日：2022-04-07

申请号：DE102020125813

申请日：2020-10-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHARF THORSTEN ,  HEINRICH ALEXANDER ,  JORDAN STEFFEN

IPC: H01L21/60 ,  H01L23/498

Abstract: Ein Verfahren zum Herstellen eines Chipgehäuses ist bereitgestellt. Das Verfahren kann ein Bereitstellen eines verformbaren Trägers mit einer darauf ausgebildeten Schicht aus einem elektrisch leitfähigen Material und ein formschlüssiges Anbringen des verformbaren Trägers an einem Chip aufweisen, um den Chip zumindest teilweise mit dem verformbaren Träger zu umschließen, wobei die Schicht den Chip zumindest teilweise physisch kontaktiert, so dass die Schicht einen Chipkontakt des Chips elektrisch kontaktiert, und wobei die Schicht eine Umverteilungsschicht bildet.

公开(公告)号：DE102018103979B4

公开(公告)日：2021-10-14

申请号：DE102018103979

申请日：2018-02-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHARF THORSTEN ,  MEYER THORSTEN

IPC: H01L23/488 ,  H01L25/16

Abstract: Eine Baugruppe (100) aufweisend:• eine Trägereinrichtung (102),• mindestens einen elektronischen Chip (104), der an einer Seite der Trägereinrichtung (102) montiert ist,• einen Verkapselungsstoff (108), der den mindestens einen elektronischen Chip (104) zumindest teilweise verkapselt und die Trägereinrichtung (102) teilweise verkapselt,• mindestens eine Komponente (110), die an einer entgegengesetzten anderen Seite der Trägereinrichtung (102) durch mindestens zwei Kontaktöffnungen (116) befestigt ist,wobei jede der Kontaktöffnungen durch ein Verkapselungsmaterial lateral umgeben ist und sich bis zu einem elektrisch leitfähigen Teil der Trägereinrichtung (102) erstreckt,wobei sich in jede der Kontaktöffnungen (116) mindestens ein elektrisch leitfähiger Kontakt (118) erstreckt, um eine elektrisch leitfähige Verbindung zwischen der Komponente (110) und dem elektrisch leitfähigen Teil der Trägereinrichtung (102) herzustellen,wobei die Trägereinrichtung ein metallischer Leitungsrahmen ist.