公开(公告)号：DE102018128414A1

公开(公告)日：2019-05-16

申请号：DE102018128414

申请日：2018-11-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHO EUNG SAN ,  MEYER THORSTEN ,  SCHLOEGEL XAVER ,  BEHRENS THOMAS ,  HÖGLAUER JOSEF

IPC: H01L23/488 ,  H01L21/60

Abstract: In einigen Beispielen weist eine Vorrichtung ein Halbleiterelement, ein Schichtelement, und ein einzelnes Verbindungselement auf, welches das Halbleiterelement und das Schichtelement elektrisch verbindet. In einigen Beispielen weist das einzelne Verbindungselement zwei oder mehr diskrete Verbindungselemente auf, und jedes diskrete Verbindungselement der zwei oder mehr diskreten Verbindungselemente verbindet das Halbleiterelement und das Schichtelement elektrisch. In einigen Beispielen weist das einzelne Verbindungselement auch leitfähiges Material auf, das an den zwei oder mehr diskreten Verbindungselementen befestigt ist.

公开(公告)号：DE102010000537A1

公开(公告)日：2010-09-23

申请号：DE102010000537

申请日：2010-02-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEHRENS THOMAS ,  MAHLER JOACHIM ,  NIKITIN IVAN

IPC: H01L21/58 ,  H01L21/98 ,  H01L23/373 ,  H01L25/16

Abstract: Eine Halbleiteranordnung (100) weist auf einen Metallträger (102) und ein an den Metallträger (102) angebrachtes Abstandshalterelement (106). Die Halbleiteranordnung (100) weist auf eine erste gesinterte Metallschicht (108) auf dem Abstandshalterelement (106) und einen Halbleiterchip (110) auf der ersten gesinterten Metallschicht (108).

公开(公告)号：DE102007010876A1

公开(公告)日：2008-09-25

申请号：DE102007010876

申请日：2007-03-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  ENGL REIMUND ,  BEHRENS THOMAS

IPC: H01L25/065 ,  H01L21/70

Abstract: The module (100) has a semiconductor chip (101) which has a recess (105) at the main surface. An electrically non-conducting spacer (102) is applied on the main surface and the recess is partly filled. Another semiconductor chip (103) is applied on the spacer. The former main surface is a surface of a structured and electrically conductive metallic layer. The former main surface has a contact area, which is not covered by the spacer. An independent claim is also included for a method for the fabrication of a semiconductor module.

公开(公告)号：DE102012104948B4

公开(公告)日：2025-02-20

申请号：DE102012104948

申请日：2012-06-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEHRENS THOMAS ,  EICHINGER OLIVER ,  HEINRICH ALEXANDER ,  LIM FONG ,  MENGEL MANFRED ,  NAPETSCHNIG EVELYN ,  ORSO STEFFEN ,  RIEDL EDMUND

IPC: B23K35/28 ,  C22C18/00 ,  C22C18/04 ,  C22C30/04 ,  C22C30/06 ,  H01L23/488

Abstract: Lotlegierung aufweisend:Zink, Aluminium, Magnesium und Gallium, wobei das Aluminium bezogen auf das Gewicht 8% bis 20% der Legierung ausmacht, das Magnesium bezogen auf das Gewicht 0,5% bis 20% der Legierung ausmacht und das Gallium bezogen auf das Gewicht 0,5% bis 20% der Legierung ausmacht und wobei der Rest der Legierung Zink aufweist.

公开(公告)号：DE102018123924A1

公开(公告)日：2020-04-02

申请号：DE102018123924

申请日：2018-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEHRENS THOMAS ,  HEINRICH ALEXANDER ,  WILLE CATHARINA ,  YEONG CHRISTINA ,  WEIDGANS BERNHARD ,  NAPETSCHNIG EVELYN

IPC: H01L21/60 ,  H01L23/488

Abstract: Die Halbleitervorrichtung (10; 20) umfasst einen Halbleiterdie, der eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche, eine erste Metallisierungsschicht, die auf der ersten Oberfläche des Halbleiterdie angeordnet ist, eine erste Lotschicht, die auf der ersten Metallisierungsschicht angeordnet ist, wobei die erste Lotschicht eine Verbindung Sn/Sb enthält, und ein erstes Kontaktelement, das einen Grundkörper auf Cu-Basis und eine auf Ni-Basis angeordnete Schicht auf einer Hauptoberfläche des Grundkörpers auf Cu-Basis umfasst, wobei das erste Kontaktelement mit der Ni-basierten Schicht mit der ersten Lotschicht verbunden ist.

公开(公告)号：DE102010000537B4

公开(公告)日：2015-05-07

申请号：DE102010000537

申请日：2010-02-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEHRENS THOMAS ,  MAHLER JOACHIM ,  NIKITIN IVAN

IPC: H01L23/495 ,  H01L21/58 ,  H01L21/98 ,  H01L23/373 ,  H01L25/16

Abstract: Halbleiteranordnung (100), aufweisend: – einen Metallträger (102); – ein direkt an den Metallträger (102) angebrachtes Abstandshalterelement (106), wobei das Abstandshalterelement (106) entweder aus einem elektrisch isolierenden Material oder aus einem elektrisch leitfähigen Material besteht; – eine erste gesinterte Metallschicht (108) auf dem Abstandshalterelement (106), wobei die erste gesinterte Metallschicht (108) gesinterte nanometergroße Metallpartikel aufweist; und – einen Halbleiterchip (110) direkt auf der ersten gesinterten Metallschicht (108).

公开(公告)号：DE102013109028A1

公开(公告)日：2014-02-27

申请号：DE102013109028

申请日：2013-08-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEHRENS THOMAS ,  MAHLER JOACHIM ,  NIKITIN IVAN

IPC: H01L21/60 ,  H01L21/301 ,  H01L21/56 ,  H01L21/58

Abstract: Es wird ein Verfahren zur Herstellung eines Bauelements offenbart. Eine Ausführungsform des Verfahrens umfasst das Vereinzeln eines Trägers in mehrere Bauelemente, wobei der Träger auf einer Trägerunterlage angeordnet ist, und das Aufbringen einer Verbindungsschicht auf den Träger und das Entfernen der Bauelemente von der Trägerunterlage nach dem Vereinzeln.

公开(公告)号：DE102019112778A1

公开(公告)日：2020-11-19

申请号：DE102019112778

申请日：2019-05-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  BEHRENS THOMAS ,  GRASSMANN ANDREAS ,  GRUBER MARTIN ,  SCHARF THORSTEN

IPC: H01L21/60 ,  H01L21/58 ,  H01L23/28 ,  H01L23/495

Abstract: Verfahren zum Herstellen von Packages (100), wobei das Verfahren Folgendes aufweist: Bereitstellen einer elektrisch leitfähigen Schicht (102), die zumindest in einem Anbringungsbereich (103) durchgehend ist, Anbringen von ersten Hauptflächen einer Vielzahl von elektronischen Komponenten (104) auf dem durchgehenden Anbringungsbereich (103) der Schicht (102), Ausbilden von Verbindungsstrukturen (106) zum elektrischen Koppeln von zweiten Hauptflächen der elektronischen Komponenten (104) mit der Schicht (102), wobei die zweiten Hauptflächen den ersten Hauptflächen gegenüberliegen, und nach dem Ausbilden, Strukturieren der Schicht (102).

公开(公告)号：DE102010000402A1

公开(公告)日：2010-09-09

申请号：DE102010000402

申请日：2010-02-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NIKITIN IVAN ,  MAHLER JOACHIM ,  BEHRENS THOMAS

IPC: H01L23/053 ,  H01L21/54

Abstract: Eine Halbleiteranordnung umfasst einen mit einem elektrischen Isolator gekoppelten ersten Chip und eine zwischen dem elektrischen Isolator und dem ersten Chip angeordnete gesinterte wärmeleitende Schicht.

公开(公告)号：DE102007010876B4

公开(公告)日：2010-08-26

申请号：DE102007010876

申请日：2007-03-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  ENGL REIMUND ,  BEHRENS THOMAS

IPC: H01L25/065 ,  C09J9/00 ,  C09J163/00 ,  H01L21/58 ,  H01L21/70