-
公开(公告)号:FR3114169A1
公开(公告)日:2022-03-18
申请号:FR2009213
申请日:2020-09-11
Applicant: ST MICROELECTRONICS CROLLES 2 SAS , ST MICROELECTRONICS SA
Inventor: LE NEEL OLIVIER , ZOLL STÉPHANE , MONFRAY STÉPHANE
Abstract: Filtre optique (FLT1) comportant : une couche de support (CS) comprenant un premier matériau (MAT1), un réseau périodique (RP) de plots disposés sur la couche de support selon un motif périodique paramétré par des dimensions caractéristiques (H, D, P), les plots comprenant un deuxième matériau (MAT2), une couche comprenant un troisième matériau (MAT3) englobant le réseau périodique de plots et recouvrant la couche de support, le troisième matériau ayant un indice optique différent d’un indice optique du deuxième matériau. Dans lequel les dimensions caractéristiques du réseau périodique de plots sont inférieures à une longueur d’onde parasite et configurées pour réfléchir sélectivement la lumière à la longueur d’onde parasite sur le réseau périodique de plots. Figure pour l’abrégé : Fig 1E
-
公开(公告)号:FR3112242A1
公开(公告)日:2022-01-07
申请号:FR2007058
申请日:2020-07-03
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor: INARD ALAIN , BARLAS MARIOS
IPC: H01L25/075
Abstract: Isolation de photodiodes La présente description concerne un dispositif optoélectronique comprenant au moins une photodiode, au moins une partie d'une zone active (14) de chaque photodiode étant séparée d'une photodiode voisine par un premier mur (18) comprenant un cœur conducteur et une gaine isolante et par un deuxième mur d'isolement optique (36). Figure pour l'abrégé : Fig. 1A
-
公开(公告)号:FR3105577B1
公开(公告)日:2021-12-31
申请号:FR1914700
申请日:2019-12-18
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor: ROY FRANÇOIS
IPC: H01L27/146 , H01L29/732 , H01L31/18
Abstract: Un capteur d’image destiné à recevoir un éclairement par une face arrière (FAr) d’un substrat semiconducteur opposée à une face avant (FAv) du substrat, comporte au moins un pixel (PX) comprenant une pluralité de régions photosensibles dopées (S1, S2, S3) et superposées verticalement (Z) dans le substrat entre la face arrière (FAr) et la face avant (FAv). Chaque région photosensible (S1, S2, S3) est encadrée latéralement par une grille annulaire verticale (PG1, PG2, PG3) respective. Un circuit de commande (CMD) est configuré pour polariser les grilles annulaires verticales (PG1, PG2, PG3) pendant une phase d’intégration, de façon à générer un potentiel électrostatique (E) comprenant des puits de potentiel (PT1, PT2, PT3) dans la partie centrale du volume de chaque région photosensible (S1, S2, S3) et une barrière de potentiel (BR12, BR23) à chaque interfaces (I12, I23) entre deux régions photosensibles voisines. Figure pour l’abrégé : Fig 1
-
44.
公开(公告)号:FR3103318B1
公开(公告)日:2021-12-10
申请号:FR1912793
申请日:2019-11-15
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor: JIMENEZ MARTINEZ JEAN
IPC: H01L27/06 , H01L21/425 , H01L21/77 , H01L21/8222 , H01L29/70
Abstract: L’invention concerne un circuit intégré comprenant un transistor de type semiconducteur à oxyde métallique à diffusion latérale de type N, dit transistor NLDMOS (21), comprenant une région active (27) semiconductrice de substrat (22) présentant une conductivité de type P, dans lequel le circuit intégré comprend en outre sous la région active (27) de substrat, une région semiconductrice enterrée (38) présentant une conductivité de type N+ plus fortement dopée que la région active (27) de substrat. Figure pour l’abrégé : Fig 2
-
公开(公告)号:FR3087048B1
公开(公告)日:2021-11-12
申请号:FR1859285
申请日:2018-10-08
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2 SAS
Inventor: GAUTHIER ALEXIS , CHEVALIER PASCAL
IPC: H01L29/73 , H01L21/20 , H01L21/225 , H01L21/283 , H01L21/302 , H01L21/331 , H01L21/762 , H01L21/764 , H01L29/08
Abstract: La présente description concerne un procédé de fabrication d'un transistor bipolaire (1000) dans lequel la formation du collecteur comprend une étape de formation d'une première couche dopée de manière sensiblement homogène au fond d'une cavité, et une étape de formation d'une deuxième couche (1002) dopée de manière graduelle par diffusion des dopants de la première couche.
-
公开(公告)号:FR3109467A1
公开(公告)日:2021-10-22
申请号:FR2003759
申请日:2020-04-15
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor: FOUREL MICKAEL , CHAPELON LAURENT-LUC
IPC: H01L27/146
Abstract: Dispositif d'acquisition d'images La présente description concerne un dispositif d'acquisition d'images (11) comprenant au moins une couche (35) en un matériau inorganique diélectrique entre une matrice de filtres couleur (33) et un réseau de microlentilles (37). Figure pour l'abrégé : Fig. 1
-
公开(公告)号:FR3098977B1
公开(公告)日:2021-07-30
申请号:FR1908189
申请日:2019-07-19
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor: BOEUF FREDERIC , BARRERA CYRILLE
IPC: H01L21/20 , G02B6/42 , H01L21/18 , H01L21/302 , H01L21/31
Abstract: Modulateur optique capacitif La présente description concerne un modulateur électro-optique capacitif comprenant : une première couche (108) de silicium ; un empilement d'une première bande (302) de germanium ou de silicium-germanium reposant sur la première couche (108) et d'une deuxième bande (300) de silicium reposant sur la première bande, la première bande étant moins large que la deuxième bande ; un isolant (400) bordant latéralement l'empilement et affleurant une face supérieure de la deuxième bande (300) ; une couche isolante (402) reposant sur l'isolant (400) et la deuxième bande (300) ; et une couche (500) de matériaux III-V reposant sur la couche isolante (402) et comprenant une troisième bande (501) disposée au-dessus et en regard de la deuxième bande (300). La présente description concerne également un procédé de fabrication d'un tel modulateur. Figure pour l'abrégé : Fig. 5
-
公开(公告)号:FR3096856B1
公开(公告)日:2021-06-25
申请号:FR1905862
申请日:2019-06-03
Inventor: SIMONY LAURENT , MALINGE PIERRE
IPC: H04N5/353 , H01L27/146 , H04N5/3745
Abstract: Capteur d'image et son procédé de commande La présente description concerne un capteur comprenant des pixels (1) comportant chacun :un premier transistor (118) et un premier interrupteur (120) en série entre un premier noeud (124) et un noeud (122) interne du pixel, une grille du premier transistor (118) étant couplée à un deuxième noeud (106) ;un élément capacitif (110) dont une première borne est connectée au deuxième noeud ; et plusieurs ensembles (A, B) comprenant chacun une capacité (128) en série avec un deuxième interrupteur (130) connecté au noeud interne, le capteur comprenant un circuit (150) configuré pour, lors de chaque mémorisation d'une tension dans un des ensembles (A, B), commander l'interruption d'un courant entre le premier noeud (124) et le noeud interne (122) :en commutant un premier potentiel (Vech) appliqué à une deuxième borne (112) de l'élément capacitif ; ou en ouvrant le premier interrupteur (120). Figure pour l'abrégé : Fig. 1
-
公开(公告)号:FR3096830B1
公开(公告)日:2021-06-18
申请号:FR1905576
申请日:2019-05-27
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor: GREGOIRE MAGALI
IPC: H01L21/48 , H01L23/532
Abstract: Elément d'interconnexion et son procédé de fabrication La présente description concerne un procédé de fabrication d'un élément d'interconnexion d'une structure d'interconnexion d'un circuit intégré, le procédé comprenant les étapes suivantes : a) graver une cavité (200) dans une première couche (202) isolante ; b) déposer une deuxième couche (204) en nitrure de silicium sur les parois et le fond de la cavité (200), la concentration en atomes d'azote dans la deuxième couche augmentant en s'éloignant d'une surface exposée (2041) de la deuxième couche (204) ; c) déposer une troisième couche (206) en cuivre sur la deuxième couche (204) ; d) chauffer pour former une quatrième couche (208) de siliciure de cuivre à partir des deuxième et troisième couches (204, 206) ; et e) remplir la cavité de cuivre (210). Figure pour l'abrégé : Fig. 2
-
公开(公告)号:FR3102633A1
公开(公告)日:2021-04-30
申请号:FR1911935
申请日:2019-10-24
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor: CROCHERIE AXEL
IPC: H04N5/33 , H01L27/146
Abstract: Capteur d'images La présente description concerne un capteur d'images (1) comprenant des pixels (3) comportant chacun une région de photoconversion (5) en silicium entourée d'au moins un matériau d'indice de réfraction inférieur à l'indice de réfraction du silicium, l'interface (7, 11, 13, 15, 23, 25, 27, 29) entre la région de photoconversion (5) du pixel (3) et ledit matériau étant configurée pour qu'au moins un rayon (45) atteignant la région de photoconversion (5) du pixel (3) subisse au moins une réflexion totale sur cette interface (23, 25, 27, 29). Figure pour l'abrégé : Fig. 1
-
-
-
-
-
-
-
-
-