公开(公告)号：KR1020150134887A

公开(公告)日：2015-12-02

申请号：KR1020140062276

申请日：2014-05-23

Applicant: 삼성전자주식회사

Inventor： 안태현 ,  남갑진

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L27/0886 ,  H01L29/0673 ,  H01L29/165 ,  H01L29/42356 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/7848 ,  H01L29/78618 ,  H01L29/78696 ,  H01L29/783 ,  H01L29/7802

Abstract: 게이트올 어라운드구조를갖는트랜지스터에서주 채널아래의기생채널을제거함으로써, 소자성능을개선할수 있는반도체장치를제공하는것이다. 상기반도체장치는기판상에형성되고, 절연막패턴을포함하는핀으로, 상기절연막패턴은상기핀의상면에형성된핀, 상기절연막패턴상에, 상기절연막패턴과이격되어형성되는와이어패턴, 및상기와이어패턴의둘레를감싸도록형성된게이트전극을포함한다.

Abstract translation: 提供一种半导体器件，其可以通过在具有栅极全部结构的晶体管中去除主沟道下方的寄生沟道来提高器件性能。 半导体器件包括形成在衬底上并包括形成在销的上表面上的绝缘层图案的销; 在绝缘图案上与绝缘层图案分离的布线图案; 以及围绕所述导线图案的圆周的栅电极。

公开(公告)号：KR1020120039136A

公开(公告)日：2012-04-25

申请号：KR1020100100666

申请日：2010-10-15

Applicant: 삼성전자주식회사

Inventor： 민지영 ,  신유균 ,  남갑진 ,  김영필 ,  정은애

IPC: H01L21/8238

Abstract: PURPOSE: A manufacturing method of a semiconductor device is provided to improve negative voltage temperature instability by eliminating the upper part of an auxiliary metal barrio film pattern. CONSTITUTION: A gate dielectric film pattern, an auxiliary metal barrier film pattern, a sacrificial gate, and a gate spacer are formed on a substrate. A source/drain region is formed on the substrate of both sides of the gate spacer. An insulating film pattern is formed with the height of the upper surface of the sacrificial gate. A metal barrier film pattern(136) is formed by eliminating the upper part of the auxiliary metal barrier film pattern after eliminating the sacrificial gate. A gate structure(222) which includes a metal film pattern, the metal barrier film pattern, and the gate dielectric film pattern are formed on a PMOS(P-channel Metal Oxide Semiconductor) region of the substrate.

Abstract translation: 目的：提供一种半导体器件的制造方法，通过消除辅助金属棒状膜图案的上部来改善负电压温度不稳定性。 构成：在基板上形成栅极电介质膜图案，辅助金属阻挡膜图案，牺牲栅极和栅极间隔物。 源极/漏极区域形成在栅极间隔物的两侧的衬底上。 以牺牲栅极的上表面的高度形成绝缘膜图案。 在消除牺牲栅极之后，通过消除辅助金属阻挡膜图案的上部来形成金属阻挡膜图案（136）。 在衬底的PMOS（P沟道金属氧化物半导体）区域上形成包括金属膜图案，金属阻挡膜图案和栅极电介质膜图案的栅极结构（222）。

公开(公告)号：KR100909967B1

公开(公告)日：2009-07-29

申请号：KR1020070056045

申请日：2007-06-08

Applicant: 삼성전자주식회사

Inventor： 현상진 ,  최시영 ,  전인상 ,  남갑진 ,  강상범 ,  홍석훈

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/823857 ,  H01L21/28202 ,  H01L21/31155 ,  H01L29/513 ,  H01L29/518

Abstract: Provided is a method of manufacturing a semiconductor device, in which the thickness of a gate insulating layer of a CMOS device can be controlled. The method can include selectively injecting fluorine (F) into a first region on a substrate and avoiding injecting the fluorine (F) into a second region on the substrate. A first gate insulating layer is formed of oxynitride layers on the first and second regions to have first and second thicknesses, respectively, where the first thickness is less than the second thickness. A second gate insulating layer is formed on the first gate insulating layer and a gate electrode pattern is formed on the second gate insulating layer.

Abstract translation: 提供了一种制造半导体器件的方法，其中可以控制CMOS器件的栅极绝缘层的厚度。 该方法可以包括将氟（F）选择性地注入衬底上的第一区域并避免将氟（F）注入衬底上的第二区域。 第一栅极绝缘层由第一区域和第二区域上的氮氧化物层形成，以分别具有第一厚度和第二厚度，其中第一厚度小于第二厚度。 第二栅极绝缘层形成在第一栅极绝缘层上并且栅极电极图案形成在第二栅极绝缘层上。

公开(公告)号：KR100753558B1

公开(公告)日：2007-08-30

申请号：KR1020060078730

申请日：2006-08-21

Applicant: 삼성전자주식회사

Inventor： 남갑진 ,  이명범

IPC: H01L21/336

Abstract: A CMOS transistor is provided to easily use metal as a gate conduction layer of a CMOS transistor by preventing movement of a work function of a gate conductive layer even in the case of a high temperature treatment for activating movement of the impurities of a source/drain. An NMOS transistor is formed in a first region of a semiconductor substrate(10). A PMOS transistor is formed in a second region of the semiconductor substrate. The NMOS transistor includes more nitrogen as it goes upward from the lower part of the NMOS transistor in contact with the surface of a gate insulation layer, having a gate conduction layer made of metal with a work function of 4.0~4.3 eV The PMOS transistor includes more nitrogen as it goes upward from the lower part of the PMOS transistor in contact with the surface of a gate insulation layer, having a gate conduction layer made of metal with a work function of 4.7~5.0 eV.

Abstract translation: 提供CMOS晶体管以通过防止栅极导电层的功函数的移动即使在用于激活源极/漏极的杂质的移动的高温处理的情况下也容易使用金属作为CMOS晶体管的栅极导电层 。 NMOS晶体管形成在半导体衬底（10）的第一区域中。 PMOS晶体管形成在半导体衬底的第二区域中。 当NMOS晶体管从与栅极绝缘层的表面接触的NMOS晶体管的下部向上延伸时，NMOS晶体管包括更多的氮，具有由功函数为4.0〜4.3eV的金属制成的栅极导电层.PMOS晶体管包括 由于PMOS晶体管的下部与栅极绝缘层的表面接触，所以具有更多的氮，其具有由功函数为4.7〜5.0eV的金属制成的栅极导电层。

公开(公告)号：KR100589062B1

公开(公告)日：2006-06-12

申请号：KR1020040042551

申请日：2004-06-10

Applicant: 삼성전자주식회사

Inventor： 이종철 ,  임기빈 ,  김성태 ,  김영선 ,  유차영 ,  최한메 ,  남갑진

IPC: H01L21/205 ,  H01L21/8242

CPC classification number: H01L21/0228 ,  C23C16/45531 ,  C23C16/4554 ,  C23C16/45553 ,  C23C16/515 ,  H01L21/02274 ,  H01L21/3141 ,  H01L21/31604 ,  H01L21/31616 ,  H01L21/31691 ,  H01L28/40 ,  H01L28/65

Abstract: 원자층 적층 방식의 박막 형성 방법에서, 챔버 내부에 기판을 위치시킨 후, 챔버 내부에 반응물질을 도입한다. 상기 반응물질의 일부를 기판 상에 화학 흡착시킨다. 아르곤, 제논, 크립톤과 같은 불활성 가스와 산소, 질소, 아산화질소와 같은 비활성 가스를 사용하여 형성한 플라즈마를 이용하여 상기 화학 흡착된 반응물질에 포함된 원자들의 일부를 제거한다. 공정 단계가 단순화되어 공정 시간과 공정 비용이 감소하게 된다.

公开(公告)号：KR100578786B1

公开(公告)日：2006-05-11

申请号：KR1020040038058

申请日：2004-05-28

Applicant: 삼성전자주식회사

Inventor： 이종철 ,  임기빈 ,  김성태 ,  김영선 ,  유차영 ,  최한메 ,  남갑진 ,  이승환

IPC: H01L21/20

Abstract: 원자층 증착 공정을 이용한 향상된 누설 전류 제어 특성과 우수한 절연 특성을 가지는 박막의 형성 방법 및 이를 이용한 캐패시터의 제조 방법에서, 챔버 내부에 기판을 위치시킨 후, 챔버 내부에 제1 반응물질을 도입한다. 상기 제1 반응물질의 일부를 기판 상에 화학 흡착시킨다. 챔버 내부에 제2 반응물질을 도입하여 상기 기판 상에 박막을 형성한다. 아르곤, 제논, 크립톤과 같은 불활성 가스와 산소, 질소, 아산화질소와 같은 비활성 가스를 사용하여 형성한 불순물 제거용 플라즈마를 이용하여 챔버 내에 잔류하는 반응물질과 상기 박막내의 불순물을 동시에 제거한다. 박막 내의 불순물을 효과적으로 제거할 수 있어 누설 전류를 현저히 감소시킬 수 있다.

Abstract translation: 在用于形成薄膜使用原子层沉积工艺和使用该制造电容器，然后将衬底放置在腔室中，并引入第一反应物腔室的方法，改进的泄漏控制性能和优异的绝缘性能的方法。 一部分第一反应物被化学吸附到基底上。 将第二反应材料引入腔室中以在基底上形成薄膜。 使用诸如氩气，氙气或氪气之类的惰性气体以及诸如氧气，氮气或氧化亚氮之类的惰性气体同时除去腔室中残留的反应物质和薄膜中的杂质。 薄膜中的杂质可以被有效地去除，并且泄漏电流可以显着降低。

公开(公告)号：KR100576081B1

公开(公告)日：2006-05-03

申请号：KR1020050008625

申请日：2005-01-31

Applicant: 삼성전자주식회사

Inventor： 정숙진 ,  정정희 ,  이종철 ,  김진용 ,  김성태 ,  김영선 ,  이광희 ,  정은애 ,  권종완 ,  유차영 ,  임한진 ,  남갑진

IPC: H01L27/115 ,  H01L21/31 ,  H01L27/04

公开(公告)号：KR1020060029555A

公开(公告)日：2006-04-06

申请号：KR1020040078552

申请日：2004-10-02

Applicant: 삼성전자주식회사

Inventor： 박영근 ,  여재현 ,  남갑진 ,  이종철 ,  최재형 ,  김성태 ,  김영선 ,  최대식 ,  박기연 ,  이승환 ,  최한메 ,  유차영

IPC: H01L21/02

CPC classification number: H01L21/67276 ,  F04B53/10 ,  H01L21/02

Abstract: 잔류물이 완전히 제거되었는 지를 확인하는 잔류물 감지장치 및 그 감지방법에 대해 개시한다. 개시된 장치 및 방법은 반응물질을 저장하고 방출하는 저장용기와, 저장용기에 연결되어 반응물질을 공급하는 통로인 공급라인과, 공급라인에 의해 공급된 반응물질을 방출하는 통로인 방출라인 및 공급라인의 중간에 연결되어 공급라인과 방출라인에 잔류하는 반응물질의 잔류물을 확인하는 감지센서를 장착한 잔류물 감지부를 포함한다.
잔류물, 감지장치, 감지센서

公开(公告)号：KR100508094B1

公开(公告)日：2005-08-17

申请号：KR1020030042171

申请日：2003-06-26

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  김영선 ,  남갑진 ,  김성태 ,  권종완 ,  최한메 ,  임재순

IPC: H01L21/8242

CPC classification number: H01L21/32051 ,  H01L27/10817 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10894 ,  H01L27/10897 ,  H01L28/91

Abstract: 기존공정에 적용이 용이한 MIM 구조의 커패시터를 구비하는 반도체 소자 및 그 형성 방법을 제공한다. 이 방법에 따르면, 반도체 기판을 노출시키는 콘택홀을 구비하는 층간절연막을 형성한다. 상기 층간절연막 상에 도전막을 적층하여 상기 콘택홀을 채운다. 상기 도전막 상에 오믹층 및 베리어막을 차례로 적층한다. 상기 베리어막, 상기 오믹층 및 상기 도전막을 차례로 패터닝하여 스터드형 매몰콘택, 오믹층패턴 및 베리어막패턴을 형성한다. 상기 반도체 기판의 전면에 식각저지막을 콘포말하게 적층한다. 상기 식각저지막을 관통하여 상기 스터드형 매몰콘택과 전기적으로 접속하는 하부전극을 형성한다. 그리고, 상기 하부전극을 콘포말하게 덮는 유전막 및 상부전극을 형성한다.

公开(公告)号：KR1020050036194A

公开(公告)日：2005-04-20

申请号：KR1020030071811

申请日：2003-10-15

Applicant: 삼성전자주식회사

Inventor： 임기빈 ,  김성태 ,  김영선 ,  남갑진 ,  박인성 ,  정은애 ,  박기연 ,  이승환

IPC: H01L21/205

CPC classification number: C23C16/45544

Abstract: 소스의 충분한 공급이 가능하면서도, 유지보수가 용이한 소스 공급 장치, 이를 이용한 소스 공급 방법과 원자층 증착방법이 개시되어 있다. 기상 소스가 수용된 소스 보관 용기, 기상 소스 충전 수단, 반응기에 인접한 기상 소스 충전 용기 그리고 소스 충전 용기의 기상 소스를 반응기에 공급하는 소스 공급 수단을 가지는 소스 공급 장치를 제공한다. 또한, 우선 액상 소스를 기상 소스로 기화시키고, 이어서, 기상 소스를 소스 충전용기에 충전시킨 후, 소스 충전용기의 기상 소스를 반응기에 공급하는 과정을 포함하는 소스 공급방법과 이를 이용한 원자층 증착 방법을 제공한다. 소스 공급시간의 연장이나 소스의 변질을 일으킬 수 있는 소스 온도의 상승 없이 짧은 시간에 소스를 충분히 공급할 수 있게 된다.