公开(公告)号：KR100651626B1

公开(公告)日：2006-12-01

申请号：KR1020050105262

申请日：2005-11-04

Applicant: 한국전자통신연구원

Inventor： 유성욱 ,  이주욱 ,  박건식 ,  박종문 ,  윤용선 ,  김상기 ,  배윤규 ,  임병원 ,  구진근 ,  김보우

IPC: H01L23/48 ,  H01L23/492

Abstract: A method for fabricating a bump of a semiconductor device is provided to prevent a seed metal layer from being corroded by a developing solution so that the sheer strength of a bump is prevented from being decreased, by forming a diffusion blocking layer and a seed metal layer after an exposure and development process is performed. A metal pad is formed in at least a predetermined region on a substrate(S302). A passivation layer is formed on the substrate, exposing at least a partial region of the metal pad(S303). A photoresist layer is formed on the metal pad and the passivation layer(S304). A diffusion blocking layer is formed on the metal pad and the photoresist layer(S306). A seed metal layer is formed on the diffusion blocking layer(S307). A bump is formed on the seed metal layer(S308). The photoresist layer formed under the seed metal layer is eliminated(S310). The diffusion blocking layer remaining on the sidewall of the bump is removed(S311).

Abstract translation: 提供一种用于制造半导体器件的凸块的方法，以防止种子金属层被显影溶液腐蚀，从而通过形成扩散阻挡层和种子金属层来防止凸块的剪切强度降低 在曝光和开发过程之后进行。 在衬底上的至少预定区域中形成金属焊盘（S302）。 钝化层形成在衬底上，暴露金属焊盘的至少一部分区域（S303）。 在金属焊盘和钝化层上形成光致抗蚀剂层（S304）。 在金属焊盘和光致抗蚀剂层上形成扩散阻挡层（S306）。 种子金属层形成在扩散阻挡层上（S307）。 在种子金属层上形成凸块（S308）。 在种子金属层下形成的光致抗蚀剂层被去除（S310）。 保留在凸块侧壁上的扩散阻挡层被去除（S311）。

公开(公告)号：KR100564746B1

公开(公告)日：2006-03-27

申请号：KR1020030057274

申请日：2003-08-19

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  박건식 ,  유성욱 ,  윤용선 ,  김상기 ,  김보우 ,  구진근

IPC: H01L21/335

Abstract: 화합물 반도체 소자의 티형 게이트 제조방법을 제공한다. 본 발명은 화합물 반도체 기판 상에 절연막을 형성한 후, 상기 절연막 상에, 전자빔에 대해서는 양성 특성을 갖고 광에 대해서는 음성 특성을 갖는 레지스트막을 형성한다. 상기 레지스트막을, 광 보다는 정밀한 해상도를 얻을 수 있는 전자빔을 이용하여 1차로 노광 및 현상하여 레지스트막 패턴을 형성한다. 상기 레지스트막 패턴이 형성된 화합물 반도체 기판을 상기 레지스트막 패턴 내에 존재하는 노광원의 반응 물질이 열에 의해 치명적으로 파괴되지 않도록 열처리한다. 다음에, 상기 레지스트막 패턴을 마스크로 상기 절연막을 식각하여 상기 화합물 반도체 기판을 노출하는 제1 개구부를 형성한다. 상기 레지스트막 패턴을 광을 이용하여 2차로 노광 및 현상하여 상기 제1 개구부보다 큰 제2 개구부를 형성한다. 상기 제1 개구부를 매립하면서, 상기 제2 개구부 내부의 상기 절연막 및 상기 레지스트막 패턴 상에 금속층을 형성한다. 상기 레지스트막 패턴을 리프트 오프 방법으로 제거함으로써 상기 제1 개구부에 다리 형상과 상기 절연막 상에 몸통 형상을 갖는 티형 게이트를 형성한다.
화합물 반도체 소자, 티형 게이트

公开(公告)号：KR100452331B1

公开(公告)日：2004-10-12

申请号：KR1020020062752

申请日：2002-10-15

Applicant: 한국전자통신연구원

Inventor： 박상희 ,  윤선진 ,  박종문 ,  박건식 ,  강남석

IPC: H01J1/30

Abstract: PURPOSE: An MIM(Metal/Insulator/Metal) emitter of field emission display and a method for manufacturing the same are provided to deposit an etch stopper on a tunneling insulation film of an MIM emitter through a simple process method. CONSTITUTION: A method for manufacturing an MIM(Metal/Insulator/Metal) emitter of field emission display comprises a step of patterning a lower electrode(116) on a substrate(110), a step of forming a tunneling insulation film(120) and a field insulation film(118) on the lower electrode, a step of forming an etch stopper(123) made of a ZnO thin film on the field insulation film and the tunneling insulation film, a step of etching a protection layer(126), a bus electrode(124), and a contact electrode(122) by forming the contact electrode, the bus electrode, and the protecting layer in order, a step of wet-etching the etch stopper, the contact electrode, the bus electrode, and the protecting layer as a mask, and a step of forming an upper electrode(128) on the tunneling insulation film.

Abstract translation: 目的：提供场发射显示器的MIM（金属/绝缘体/金属）发射体及其制造方法，以通过简单的工艺方法在MIM发射体的隧穿绝缘膜上沉积蚀刻停止层。 用于制造场致发射显示器的MIM（金属/绝缘体/金属）发射体的方法包括在衬底（110）上构图下电极（116）的步骤，形成隧穿绝缘膜（120）的步骤和 在下电极上的场绝缘膜118，在场绝缘膜和隧穿绝缘膜上形成由ZnO薄膜制成的蚀刻阻挡层123的步骤，蚀刻保护层126的步骤， 通过依次形成所述接触电极，所述总线电极和所述保护层，对所述蚀刻阻止层，所述接触电极，所述总线电极和所述总线电极进行湿法蚀刻的步骤，以及总线电极（124）和接触电极（122） 保护层作为掩模，以及在隧穿绝缘膜上形成上电极（128）的步骤。

公开(公告)号：KR100374113B1

公开(公告)日：2003-03-03

申请号：KR1019990024695

申请日：1999-06-28

Applicant: 한국전자통신연구원

Inventor： 백규하 ,  윤용선 ,  박종문

IPC: H01L29/78

Abstract: PURPOSE: A planarized metal oxide semiconductor(MOS) field effect transistor(FET) is provided to control loss of a silicon substrate by simultaneously forming an isolation oxide layer and a metal insulating layer on the silicon substrate, and to prevent a leakage current by connecting a junction and a metal line with polycrystalline silicon. CONSTITUTION: In a metal oxide semiconductor(MOS) field effect transistor(FET), a silicon substrate(11) in a junction portion of a source and a drain is plane, and a silicon substrate under an isolation layer is plane. And, a high density source/drain junction(23) is connected to a source/drain metal line with polycrystalline silicon(24) containing impurities. A metal line is formed on gate polycrystalline silicon and on the polycrystalline silicon for connecting the source and drain.

Abstract translation: 目的：提供平面化金属氧化物半导体（MOS）场效应晶体管（FET），以通过在硅衬底上同时形成隔离氧化物层和金属绝缘层来控制硅衬底的损耗，并且通过连接来防止漏电流 一个结和一个多晶硅金属线。 构成：在金属氧化物半导体（MOS）场效应晶体管（FET）中，源极和漏极的结部分中的硅衬底（11）是平面的，隔离层下的硅衬底是平面的。 并且，用包含杂质的多晶硅（24）将高密度源极/漏极结（23）连接到源极/漏极金属线。 金属线形成在栅极多晶硅上和多晶硅上以连接源极和漏极。

公开(公告)号：KR1019990052172A

公开(公告)日：1999-07-05

申请号：KR1019970071621

申请日：1997-12-22

Applicant: 한국전자통신연구원

Inventor： 윤용선 ,  백규하 ,  박종문 ,  남기수

IPC: H01L27/085

Abstract: 본 발명은 자기정렬된 소오스/드레인 구조를 가지는 CMOS 소자에서 채널이 형성되는 영역에 결함이 없는 소자를 제조하는 방법에 관한 것이다. 기존의 자기정렬된 소오스/드레인 구조를 가지는 CMOS 소자에서는 채널이 형성되는 부분의 표면이 건식식각에 의하여 손상을 받게 되어 반송자(carrier)의 이동도(mobility)가 감소됨으로 동작속도가 저하되는 단점을 가지고 있다. 본 발명은 기존의 자기정렬된 소오스/드레인 CMOS 소자 제조방법에서 상기한 단점을 극복하기 위하여, 게이트의 측면에 산화막대신 질화막을 사용한 스페이서를 이용함으로써, 채널 부분에 손상이 없는(Damage-free) 소자를 제작할 수 있는 방법에 관한 것이다.

公开(公告)号：KR100194600B1

公开(公告)日：1999-06-15

申请号：KR1019950042598

申请日：1995-11-21

Applicant: 한국전자통신연구원

Inventor： 김기홍 ,  구진근 ,  박종문 ,  현영철 ,  박민

IPC: H01L21/28

Abstract: 본 발명은 다층 금속배선 제조방법에 관한 것으로서, 종래기술의 초고집적(ULSI) 소자 제작에 있어서 완벽한 금속 스텝커버리지에 따른 일렉트로마이그레이션등의 문제점을 해결하기 위해 다수의 금속배선 형성에 있어서, 역상의 비아 홀이 형성된 기둥(Pillar)을 먼저 형성하고, 전도층을 나중에 형성한 후 평탄화를 수행하도록 하는 것을 특징으로 하는 다층 금속배선 제조방법을 제공함으로써 일렉트로마이그레이션등의 문제점을 해결하고 금속간 절연막의 두께 조절이 가능하여 기생 캐패시턴스를 줄일 수 있으며, 비아 저항을 감소시킬 수 있다는 특징이 있다.

公开(公告)号：KR1019970030353A

公开(公告)日：1997-06-26

申请号：KR1019950042598

申请日：1995-11-21

Applicant: 한국전자통신연구원

Inventor： 김기홍 ,  구진근 ,  박종문 ,  현영철 ,  박민

IPC: H01L21/28

公开(公告)号：KR1019950021021A

公开(公告)日：1995-07-26

申请号：KR1019930026309

申请日：1993-12-03

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  박병선 ,  구진근

IPC: H01L21/027

Abstract: 본 발명은 반도체 소자제조공정중 전자노광 장비를 이용한 미세패턴형성 공정의 생산성을 높이는 광스텝퍼와 e-빔 사진 전사 혼합 공정방법에 관한 것으로, 종래에 공정단계가 복잡하고, 공정비용이 증가되는 문제점을 해결 하기 위하여 본 발명은 광스템퍼와 e-빔 사진 혼합공정방법에 있어서 레지스트 도포1회당 광 정렬노광 및 e-빔 정렬노광을 각각 수행하고, 현상공정 1회로 소정의 형상을 형성시키는 방법을 제공함으로써 공정단계가 줄어서 제조비용면에서 줄어드는 효과를 제공한다.

公开(公告)号：KR101374322B1

公开(公告)日：2014-03-17

申请号：KR1020100125025

申请日：2010-12-08

Applicant: 한국전자통신연구원

Inventor： 김상기 ,  구진근 ,  유성욱 ,  박종문 ,  이진호 ,  나경일 ,  양일석 ,  김종대

IPC: H01L21/336 ,  H01L29/78

Abstract: 반도체 소자의 제조 방법이 제공된다. 반도체 소자의 제조 방법은 제1 도전형의 반도체 기판에 트렌치를 형성하는 것, 트렌치의 측벽 및 바닥면 상에 제2 도전형의 도펀트를 포함하는 트렌치 도펀트 함유막을 형성하는 것, 트렌치 도펀트 함유막 내의 도펀트를 반도체 기판으로 확산시키는 것, 및 트렌치 도펀트 함유막을 제거하는 것을 포함한다.

公开(公告)号：KR101057658B1

公开(公告)日：2011-08-18

申请号：KR1020080122019

申请日：2008-12-03

Applicant: 한국전자통신연구원

Inventor： 윤용선 ,  박건식 ,  박종문 ,  김보우 ,  강진영

IPC: H01L31/00

Abstract: 본 발명은 평판형 구조를 가지면서, 각 마이크로픽셀 간을 효과적으로 격리시켜 동작의 정확성 및 안정성을 높인 실리콘 포토멀티플라이어 및 그 제조방법에 관한 것으로서, 상기 실리콘 포토멀티플라이어는, 기판과, 상기 기판의 상부에 형성되어 입력광에 의한 전류의 생성 및 증폭이 이루어지는 활성층과, 상기 활성층 보다 더 깊게 형성되고, 전기적 절연 및 광반사 기능을 갖는 물질로 내부가 매립되어, 인접한 마이크로픽셀의 활성층 간의 누화(Cross talk)를 방지하는 트렌치와, 상기 활성층의 상부면에 각각 형성된 애노드 전극 및 캐소드 전극과, 상기 활성층의 애노드 전극 및 캐소드 전극이 형성되지 않은 나머지 상부면에 형성된 절연층을 포함하여 이루어진다.
실리콘 포토멀티플라이어(SIPM), 평판형, 트렌치 공법, 애벌런치 효과

Abstract translation: 的硅光电倍增器，当它涉及一种用于生产硅光电倍增器中，基板和以提高的精度和操作的可靠性将基板有效地分离，同时具有板状结构中的每个MP肝本发明 串扰在有源层上方形成产生并通过由该输入光，在电流放大，被更深入地比有源层的形成，内部填充有具有电绝缘性和光反射功能的材料，在相邻的微像素有源层之间（跨 以防止谈话沟槽），包括未在所述有源层至所述有源层的顶表面形成的阳极电极和阴极电极的每个形成为形成在阳极电极和剩余的顶表面的阴极电极的绝缘层。