扁平电缆
    41.
    发明授权

    公开(公告)号:CN103843077B

    公开(公告)日:2015-12-30

    申请号:CN201380003223.7

    申请日:2013-06-12

    Inventor: 加藤登

    Abstract: 本发明的目的在于提供一种在能够实现薄型化的同时还能够抑制特性阻抗的变动的扁平电缆。电介质主体(12)由多个电介质片材(18)层叠而成。信号线路(20)设置在电介质主体(12)上。基准接地导体(22)设置在比信号线路(20)更靠近z轴方向的正方向侧,且设有沿着信号线路(20)排列的多个开口(29)。辅助接地导体(24)设置在比信号线路(20)更靠近z轴方向的负方向侧,且设有沿着信号线路(20)排列的多个开口(30)。基准接地导体(22)与信号线路(20)在z轴方向上的距离大于辅助接地导体(24)与信号线路(20)在z轴方向上的距离。开口(29)的尺寸小于开口(30)的尺寸。

    高频信号线路
    45.
    发明公开

    公开(公告)号:CN103781275A

    公开(公告)日:2014-05-07

    申请号:CN201410064815.6

    申请日:2011-09-30

    Inventor: 加藤登

    Abstract: 本发明提供一种能弯曲使用、能降低无用辐射、且能抑制信号线内的信号发生反射的高频信号线路。电介质主体(12)由具有挠性的电介质层(18)层叠而成。信号线(20)设置在电介质主体(12)中。接地导体(22)设置在电介质主体(12)中,且经由电介质层(18)与信号线(20)相对,沿着信号线(20)交替地设有多个开口(30)和桥接部(60),从而构成梯子形。信号线(20)的特性阻抗在相邻的两个桥接部(60)之间进行如下变动:随着从一个桥接部(60)接近另一个桥接部(60),信号线(20)的特性阻抗按照最小值(Z2)、中间值(Z3)、最大值(Z1)的顺序增加,然后,再按照最大值(Z1)、中间值(Z3)、最小值(Z2)的顺序减少。

    多盘板嵌入式电容器及其制造方法

    公开(公告)号:CN102711374A

    公开(公告)日:2012-10-03

    申请号:CN201210154366.5

    申请日:2012-03-02

    Inventor: D·Z·阿巴维

    CPC classification number: H01G4/30 H01G4/33 H05K1/162 H05K2201/09618

    Abstract: 本发明名称为“多盘板嵌入式电容器及其制造方法”。提供了定义基本平面区域(110)的印刷线路板(PWB)(105)。该PWB包括与平面区域基本平行朝向并从第一垂直轴(125)向第二垂直轴(130)延伸的多个第一导电盘(115),其中第一垂直轴和第二垂直轴与平面区域基本垂直朝向;与平面区域基本平行朝向并从第二垂直轴向第一垂直轴延伸的第二导电盘(120),其中第二导电盘在邻近的第一导电盘的对之间延伸;在第二导电盘和第一导电盘之间延伸非导电材料(135);以及与第一垂直轴在同一直线上基本对准并与第一导电盘中的至少一个接触的多个第一导电通孔(140)。

    带屏蔽件的印制电路板
    50.
    发明公开

    公开(公告)号:CN102573281A

    公开(公告)日:2012-07-11

    申请号:CN201110424608.3

    申请日:2011-12-16

    Abstract: 带屏蔽件的印制电路板(2),具有:具备上侧(6)和底侧(8)的、平面式延伸的载体板(4),至少一个第一导体带平面(10a)及与其相距的第二导体带平面(10b),占据载体板至少一个子区域(18)的电路(12);印制电路板包括屏蔽该电路以对抗电磁干扰辐射的屏蔽件(20),其中,屏蔽件包括:布置在第一导体带平面上的、闭合地围起子区域的第一屏蔽件导体带(22a),及布置在第二导体带平面上的、闭合地围起子区域的第二屏蔽件导体带(22b),其中,第一屏蔽件导体带和第二屏蔽件导体带至少在闭合地围起电路的外周区域(24)内是全等的,并且屏蔽件在外周区域内包括多个贯通载体板的、连接第一屏蔽件导体带和第二屏蔽件导体带的镀通孔(26)。

Patent Agency Ranking