公开(公告)号：WO2008124259A1

公开(公告)日：2008-10-16

申请号：PCT/US2008/057382

申请日：2008-03-18

Applicant: TDK CORPORATION ,  CHEN, Qiang, Richard

Inventor： CHEN, Qiang, Richard

IPC: H05K1/18 ,  H01L27/01

CPC classification number: H05K3/3442 ,  H01L27/016 ,  H01L27/13 ,  H05K1/16 ,  H05K3/366 ,  H05K3/403 ,  H05K2201/0317 ,  H05K2201/09954 ,  H05K2201/10045 ,  Y02P70/613

Abstract: A device according to various aspects of the present invention generally includes a surface mount device having a top side, a bottom side, a plurality of sidewalls, and a circuit comprising one or more layers. The device includes a first conductive surface covering a portion of one of the sidewalls for providing an input to the circuit, a second conductive surface covering a portion of one of the sidewalls for providing an output from the circuit, and a third conductive surface covering a portion of one of the sidewalls for providing an electrical ground to the circuit. When the surface mount device is mounted to a provided mounting surface, at least one layer of the circuit is orthogonal to the provided mounting surface.

Abstract translation: 根据本发明的各个方面的装置通常包括具有顶侧，底侧，多个侧壁以及包括一个或多个层的电路的表面安装装置。 所述装置包括覆盖所述侧壁之一的一部分以提供所述电路的输入的第一导电表面，覆盖所述侧壁之一的一部分以提供所述电路的输出的第二导电表面，以及覆盖所述侧壁的第三导电表面 一个侧壁的一部分，用于向该电路提供电接地。 当表面安装装置安装到所提供的安装表面时，电路的至少一层与所提供的安装表面正交。

公开(公告)号：WO2005050677A1

公开(公告)日：2005-06-02

申请号：PCT/JP2004/016828

申请日：2004-11-12

Applicant: 箕輪興亜株式会社 ,  藤本 浩治

Inventor： 藤本 浩治

IPC: H01C7/00

CPC classification number: H05K3/3442 ,  H01C1/16 ,  H01C13/02 ,  H01C17/006 ,  H01C17/28 ,  H05K2201/10045 ,  Y02P70/613

Abstract: 　小型化が可能な表面実装型複合電子部品を提供する。そのための表面実装型複合電子部品の構造は、六面体からなる絶縁基板（１）の一組の向い合う面に夫々一つずつ回路素子（２）が形成される表面実装型複合電子部品であって、当該回路素子（２）を構成する電極（３）が、外部端子を兼ねる。例えば六面体からなる絶縁基板（１）表面の両端に配置された一対の第１電極（１ａ）と、当該絶縁基板の裏面に前記第１電極（１ａ）と対向するように配置された一対の第２電極（１ｂ）と、前記一対の第１電極（１ａ）双方に接触するよう配置された第１の抵抗体（４ａ）と、第２電極（１ｂ）双方に接触するよう配置された第２の抵抗体（４ｂ）を有する。

Abstract translation: 公开了一种可以小型化的表面贴装复合电子部件。 这种表面安装复合电子部件具有这样的结构，其中电路器件（2）分别形成在由六面体构成的绝缘基板（1）和电路装置（3）的一对相对表面上 （2）也作为外部终端。 表面安装复合电子部件例如包括布置在六面体绝缘基板（1）的前表面的两端的一对第一电极（1a），一对第二电极（1b），其布置在六面体绝缘基板 所述绝缘基板使得它们与所述第一电极（1a）相对，与所述第一电极（1a）接触地设置的第一电阻器（4a）和与所述第二电极（1a）接触的第二电阻器（4b） 电极（1b）。

公开(公告)号：WO2002067640A1

公开(公告)日：2002-08-29

申请号：PCT/IB2002/000452

申请日：2002-02-14

Applicant: KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  HORIE, Kenichi

Inventor： HORIE, Kenichi

IPC: H05K1/18

CPC classification number: H05K1/186 ,  H01L23/66 ,  H01L24/48 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/0102 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/12042 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/19041 ,  H01L2924/3025 ,  H05K1/0306 ,  H05K1/183 ,  H05K3/4611 ,  H05K3/4629 ,  H05K2201/10045 ,  H05K2201/10636 ,  Y02P70/611 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A system and method for formatting broadcast/Internet contents according to the preferences of the user in terms of content, format, and presentation style, then presented in the time-slot specified by the user is disclosed. The system executes the following steps of: retrieving programs of interest to the user; storing the retrieved contents into a storage device; customizing stored contents according to predetermined criteria; and, displaying the customized contents corresponding to a time selected by a user. The user specifies the format of the whole program in terms of programs of interests, the length of the programs with respect to the whole program, and the presentation style of the whole program.

Abstract translation: 公开了在用户指定的时隙中呈现的根据内容，格式和呈现风格的用户偏好来格式化广播/因特网内容的系统和方法。 系统执行以下步骤：检索用户感兴趣的程序; 将检索的内容存储到存储设备中; 根据预定标准自定义存储内容; 以及显示与用户选择的时间相对应的定制内容。 用户根据兴趣程序，整个程序的程序长度以及整个程序的呈现风格来指定整个程序的格式。

公开(公告)号：WO00055868A1

公开(公告)日：2000-09-21

申请号：PCT/US2000/001420

申请日：2000-01-20

IPC: H01C7/00 ,  H01C17/06 ,  H05K1/16 ,  H05K3/00 ,  H05K3/46 ,  H01C1/01

CPC classification number: H05K1/167 ,  H05K3/0023 ,  H05K3/4644 ,  H05K2201/0187 ,  H05K2201/0317 ,  H05K2201/09509 ,  H05K2201/09672 ,  H05K2201/09845 ,  H05K2201/10045 ,  H05K2203/0361 ,  Y10T29/49082

Abstract: A thin-film metal resistor (44) suitable for a multilayer printed circuit board (12), and a method for its fabrication. The resistor (44) generally has a multilayer construction, with the individual layers (34, 38) of the resistor (44) being self-aligned with each other so that a negative mutual inductance is produced that very nearly cancels out the self-inductance of each resistor layer (34, 38). As a result, the resistor (44) has a very low net parasitic inductance. In addition, the multilayer construction of the resistor (44) reduces the area of the circuit board (12) required to accommodate the resistor (44), and as a result reduces the problem of parasitic interactions with other circuit elements on other layers of the circuit board (12).

Abstract translation: 适用于多层印刷电路板（12）的薄膜金属电阻（44）及其制造方法。 电阻器（44）通常具有多层结构，其中电阻器（44）的各个层（34,38）彼此自对准，使得产生负的互感，其几乎抵消了自感 的每个电阻层（34,38）。 结果，电阻器（44）具有非常低的净寄生电感。 此外，电阻器（44）的多层结构减小了容纳电阻器（44）所需的电路板（12）的面积，结果减少了与其他层上的其它电路元件的寄生相互作用的问题 电路板（12）。

公开(公告)号：EP3346482A1

公开(公告)日：2018-07-11

申请号：EP17205905.7

申请日：2017-12-07

Applicant: LSIS Co., Ltd.

Inventor： KIM, Youngkook

IPC: H01H71/08 ,  H01H71/12 ,  H01R29/00

CPC classification number: H01R12/716 ,  H01H9/54 ,  H01H71/0228 ,  H01H71/08 ,  H01H71/123 ,  H01H71/128 ,  H01H71/7409 ,  H01H2071/086 ,  H01R13/04 ,  H01R13/10 ,  H01R29/00 ,  H05K1/18 ,  H05K2201/10045 ,  H05K2201/10189

Abstract: The present invention relates to an isolation mechanism of a controller for a direct current circuit breaker, which has a simple structure for isolation and connection manipulation. The isolation mechanism of a controller for a circuit breaker comprises a first connector that has a plurality of output terminals electrically connected to the controller and a plurality of input terminals detached from the output terminals for connecting an input electric power source; and a second connector that has a first connection position connected to the first connector and a second connection position rotated at 180° from the first connection position and connected to the first connector, and has a conductor wiring portion electrically connecting the output terminals with the input terminals at the first connection position and electrically disconnecting the output terminals from the input terminals at the second connection position.

公开(公告)号：EP1761118B1

公开(公告)日：2017-11-08

申请号：EP06018351.4

申请日：2006-09-01

Applicant: NGK Spark Plug Co., Ltd.

Inventor： Urashima, Kazuhiro ,  Yuri, Shinji ,  Sato, Manabu ,  Ogawa, Kohki

IPC: H05K1/18 ,  H01L23/12

CPC classification number: H05K1/185 ,  H01G2/06 ,  H01G4/40 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/49822 ,  H01L23/49838 ,  H01L24/81 ,  H01L2221/68345 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/81192 ,  H01L2224/81801 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01056 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/351 ,  H05K1/0233 ,  H05K1/0234 ,  H05K3/4602 ,  H05K2201/10045 ,  H05K2201/10674 ,  H05K2201/10712 ,  H01L2924/00 ,  H01L2224/05599

公开(公告)号：EP1082732A4

公开(公告)日：2006-11-22

申请号：EP00906973

申请日：2000-01-20

Applicant: MOTOROLA INC

Inventor： LEE TIEN ,  LACH LAWRENCE ,  DUNN GREGORY J

IPC: H05K1/16 ,  H01C1/01 ,  H01C7/00 ,  H01C17/06 ,  H05K3/00 ,  H05K3/46

CPC classification number: H05K1/167 ,  H05K3/0023 ,  H05K3/4644 ,  H05K2201/0187 ,  H05K2201/0317 ,  H05K2201/09509 ,  H05K2201/09672 ,  H05K2201/09845 ,  H05K2201/10045 ,  H05K2203/0361 ,  Y10T29/49082

Abstract: A thin-film metal resistor (44) suitable for a multilayer printed circuit board (12), and a method for its fabrication. The resistor (44) generally has a multilayer construction, with the individual layers (34, 38) of the resistor (44) being self-aligned with each other so that a negative mutual inductance is produced that very nearly cancels out the self-inductance of each resistor layer (34, 38). As a result, the resistor (44) has a very low net parasitic inductance. In addition, the multilayer construction of the resistor (44) reduces the area of the circuit board (12) required to accommodate the resistor (44), and as a result reduces the problem of parasitic interactions with other circuit elements on other layers of the circuit board (12).

公开(公告)号：EP1107312A2

公开(公告)日：2001-06-13

申请号：EP00104712.5

申请日：2000-03-03

Applicant: GLOTECH INC., KT Venture Center Rm. 403

Inventor： Yoon, Chong Kwang

IPC: H01L23/538 ,  H01L23/498

CPC classification number: H05K3/3436 ,  H01L23/49827 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H05K1/023 ,  H05K1/145 ,  H05K1/162 ,  H05K1/165 ,  H05K1/167 ,  H05K2201/049 ,  H05K2201/10045 ,  H05K2201/10378 ,  H05K2201/10719 ,  Y02P70/613 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A multiple line grid(MLG) for use in a multiple line grid array(MLGA) packaging incorporates therein circuit elements, e.g., metal lines, resistors, capacitors, inductors, transistors or combinations thereof, with a view to reducing a size of a printed circuit board on which it is mounted. The MLGA package includes a semifinished package including a surface with a first metal pattern formed thereon for connecting a number of input/output terminals, a printed circuit board(PCB) including a top surface with a second metal pattern formed thereon according to the first metal pattern; and at least of a MLG which is disposed between the semifinished package and the PCB. The MLG includes a non conductive body incorporated therein a plurality of circuit elements and multiple number of conductors in the form of a column. Each of the conductors is electrically isolated from each other and is electrically connected to the first and the second metal patterns.

Abstract translation: 用于多线栅格阵列（MLGA）封装的多线栅格（MLG）在其中结合了电路元件，例如金属线，电阻器，电容器，电感器，晶体管或其组合，以减小打印的尺寸 电路板安装在其上。 MLGA封装包括半成品封装，其包括其上形成有第一金属图案的表面，用于连接多个输入/输出端子;印刷电路板（PCB），其包括根据第一金属形成在其上的第二金属图案的顶表面 模式; 以及至少设置在半成品包装和PCB之间的MLG。 MLG包括非导电体，其中结合有多个电路元件和多个呈列形式的导体。 每个导体彼此电隔离并且电连接到第一和第二金属图案。

公开(公告)号：EP1082732A1

公开(公告)日：2001-03-14

申请号：EP00906973.3

申请日：2000-01-20

Applicant: MOTOROLA, INC.

Inventor： LEE, Tien ,  LACH, Lawrence ,  DUNN, Gregory, J.

IPC: H01C1/01

CPC classification number: H05K1/167 ,  H05K3/0023 ,  H05K3/4644 ,  H05K2201/0187 ,  H05K2201/0317 ,  H05K2201/09509 ,  H05K2201/09672 ,  H05K2201/09845 ,  H05K2201/10045 ,  H05K2203/0361 ,  Y10T29/49082

Abstract: A thin-film metal resistor (44) suitable for a multilayer printed circuit board (12), and a method for its fabrication. The resistor (44) generally has a multilayer construction, with the individual layers (34, 38) of the resistor (44) being self-aligned with each other so that a negative mutual inductance is produced that very nearly cancels out the self-inductance of each resistor layer (34, 38). As a result, the resistor (44) has a very low net parasitic inductance. In addition, the multilayer construction of the resistor (44) reduces the area of the circuit board (12) required to accommodate the resistor (44), and as a result reduces the problem of parasitic interactions with other circuit elements on other layers of the circuit board (12).

公开(公告)号：EP0031283A2

公开(公告)日：1981-07-01

申请号：EP80401811.7

申请日：1980-12-17

Applicant: LIGNES TELEGRAPHIQUES ET TELEPHONIQUES L.T.T.

Inventor： Blangeard, Gérard ,  Bulte, Jean-Claude ,  Lerault, Raymond

IPC: H02H7/20 ,  H02H9/02 ,  H02H9/04 ,  H01L25/16

CPC classification number: H05K1/167 ,  H01L23/647 ,  H01L27/016 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K2201/0317 ,  H05K2201/10045 ,  H01L2924/00

Abstract: Il comporte au moins deux résistances (R i , R 4 ) connectées en série, la première (R 1 ) étant fixe et définissant une première branche série et la deuxième (R 4 ) étant variable avec la température et définissant une deuxième branche série, et une troisième résistance (R 2 ) variable avec la tension et dont une borne est connectée à la borne de la première résistance (R,) située du côté de la deuxième résistance (R 4 ), et définissant une branche parallèle. La deuxième branche série peut également comporter une quatrième résistance (R 3 ) disposée en série avec la deuxième résistance (R 4 ).
Un tel circuit peut être réalisé comme circuit hybride, notamment bi-face à couche mince. L'invention concerne également l'application d'un tel circuit à la protection d'un circuit de commutation (T) où la sortie du circuit de commutation (T) est connectée aux extrémités (1,2) de la première branche série et de la branche parallèle et où une charge (R e ) est connectée entre la deuxième branche série (5) et la branche parallèle (2,5').

Abstract translation: 1.一种用于保护开关电路的电路，包括至少两个串联的电阻器（R1，R4），第一个（R1）具有固定值并构成第一串联分支，而第二个（R4）随着 温度根据正温度系数构成第二串联分支，并且包括随电压变化并连接到第一和第二串联分支的共同点的元件，以构成平行分支，其特征在于， 所述元件随电压而变化的是第三电阻器（R2），第一串联支路和并联支路的端子用于接收所述开关电路的输出，第二串联支路的端子和 平行分支旨在接收电荷（RC），并且随着温度变化的所述电阻器（R4）被设置为接近至少一个其余电阻器（R1，R2），使得 最后提到的电阻器（R1，R2）通过加热降低第二电阻器（R4）的热响应时间。