公开(公告)号：KR1019950005274B1

公开(公告)日：1995-05-22

申请号：KR1019920008679

申请日：1992-05-22

Applicant: 삼성전자주식회사

Inventor： 천영휘 ,  김기주 ,  박문한

IPC: H01L21/78

Abstract: The method include the steps of fixing a patterned mask (15) on a substrate (11) to be cut, applying an endothermic material to the exposed substrate to form an endothermic material pattern (17) on the substrate, removing the mask (15), fusing and cutting the substrate under the endothermic pattern (17) using a laser apparatus (18), and removing the pattern (17), thereby preventing the microcracks of substrate generated in cutting.

Abstract translation: 该方法包括以下步骤：将图案化掩模（15）固定在待切割的基底（11）上，将吸热材料施加到暴露的基底上以在基底上形成吸热材料图案（17），去除掩模（15） ，使用激光装置（18）在吸热图案（17）下熔合和切割基板，并且去除图案（17），从而防止在切割中产生的基板的微裂纹。

公开(公告)号：KR2019940003338Y1

公开(公告)日：1994-05-23

申请号：KR2019910021062

申请日：1991-11-30

Applicant: 삼성전자주식회사

Inventor： 안덕호 ,  최원우 ,  박문한

IPC: G02F1/1335

Abstract: 내용 없음.

公开(公告)号：KR1019930016813A

公开(公告)日：1993-08-30

申请号：KR1019920001044

申请日：1992-01-24

Applicant: 삼성전자주식회사

Inventor： 박성준 ,  박문한

IPC: G02F1/136

Abstract: 액정표시장치의 스위칭기판을 절연기판의 일면에 화소전극들이 형성되고 상기 화소전극들을 구동시키는 TFT, 금속배선등이 절연기판의 다른쪽들에 형성되며 절연기판을 관통하는 관통전극이 상기 화소전극과 TFT를 연결하도록 형성되었다.
따라서, LCD의 개구율을 향상시키기 위한 금속배선 및 TFT의 미세패턴화의 필요성이 종래보다 줄어들이므로, 미세패턴화에 따른 금속배선의 단락 및 적층막들의 단차피복성 악화등을 방지하여 LCD의 신뢰성을 향상시킬수 있는 이점이 있다. 또한, 이 발명은 화소전극만을 절연기판의 일면에 형성하므로 LCD의 개구율을 증가시켜 광특성을 향상시킬 수 있다.

公开(公告)号：KR2019930011638U

公开(公告)日：1993-06-25

申请号：KR2019910021062

申请日：1991-11-30

Applicant: 삼성전자주식회사

Inventor： 안덕호 ,  최원우 ,  박문한

IPC: G02F1/1335

公开(公告)号：KR102200922B1

公开(公告)日：2021-01-11

申请号：KR1020140090622

申请日：2014-07-17

Applicant: 삼성전자주식회사

Inventor： 박판귀 ,  류경민 ,  박문한 ,  정형석 ,  백종훈 ,  최수영

IPC: H01L29/78 ,  H01L21/336

Abstract: 스트레서(stressor) 및절연패턴을갖는반도체소자에관한것이다. 기판상에활성영역을한정하는소자분리막이형성된다. 상기활성영역상에제1 게이트전극이형성된다. 상기소자분리막 상에제2 게이트전극이형성된다. 상기제1 게이트전극및 상기제2 게이트전극사이의상기활성영역내에트렌치가형성된다. 상기트렌치내에스트레서(stressor)가형성된다. 상기스트레서(stressor) 및상기소자분리막 사이에형성되고상기제2 게이트전극에인접한캐비티(cavity)가배치된다. 상기캐비티(cavity) 내에절연패턴이형성된다.

公开(公告)号：KR1020120133652A

公开(公告)日：2012-12-11

申请号：KR1020110052395

申请日：2011-05-31

Applicant: 삼성전자주식회사

Inventor： 송문균 ,  임하진 ,  박문한 ,  도진호

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823412 ,  H01L21/823807 ,  H01L29/1025

Abstract: PURPOSE: A manufacturing method for a semiconductor device is provided to improve current characteristics by simultaneously performing a fluorine ion injection process and a high pressure thermal process for a channel region of the semiconductor device. CONSTITUTION: Provided is a substrate(100) including an NMOS(N-channel metal oxide semiconductor) region and a PMOS(P-channel metal oxide semiconductor) region. Fluorine(F) ion is injected into an upper side of the substrate. A first gate electrode of the NMOS region and a second gate electrode of the PMOS region are formed on the substrate. A source region and a drain region(107) are formed within respective adjacent substrates on both sides of a first gate electrode and a second gate electrode. High pressure heat treatment is performed using non-oxidative gas on the upper side of the substrate. [Reference numerals] (AA) NMOS region; (BB) PMOS region

Abstract translation: 目的：提供半导体器件的制造方法，通过同时对半导体器件的沟道区域进行氟离子注入工艺和高压热处理来提高电流特性。 构成：提供了包括NMOS（N沟道金属氧化物半导体）区域和PMOS（P沟道金属氧化物半导体）区域的衬底（100）。 将氟（F）离子注入基板的上侧。 在衬底上形成NMOS区的第一栅电极和PMOS区的第二栅电极。 在第一栅电极和第二栅电极的两侧上的各个相邻衬底内形成源极区和漏极区（107）。 在基板的上侧使用非氧化性气体进行高压热处理。 （AA）NMOS区域; （BB）PMOS区

公开(公告)号：KR1020120035017A

公开(公告)日：2012-04-13

申请号：KR1020100096470

申请日：2010-10-04

Applicant: 삼성전자주식회사

Inventor： 임하진 ,  박문한 ,  김은곤 ,  도진호 ,  김원홍 ,  송문균 ,  주대권

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28123 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28097 ,  H01L21/32134 ,  H01L21/32139 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66477

Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to protect a gate insulation layer by using a hard mask and an etch stop layer. CONSTITUTION: A gate insulation layer(120) including high dielectric materials is formed on a substrate. An etch stop layer(130) is formed on the gate insulation layer. A metal layer is formed on the etch stop layer. A hard mask(155) including amorphous silicon is formed on the metal layer. A metal film pattern(142) is formed by patterning the metal layer using the hard mask as an etch mask.

Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过使用硬掩模和蚀刻停止层来保护栅极绝缘层。 构成：在基板上形成包括高介电材料的栅绝缘层（120）。 在栅极绝缘层上形成蚀刻停止层（130）。 在蚀刻停止层上形成金属层。 在金属层上形成包括非晶硅的硬掩模（155）。 通过使用硬掩模作为蚀刻掩模对金属层进行图案化来形成金属膜图案（142）。

公开(公告)号：KR1020050112458A

公开(公告)日：2005-11-30

申请号：KR1020040037557

申请日：2004-05-25

Applicant: 삼성전자주식회사

Inventor： 신동석 ,  박문한 ,  이화성 ,  우에노테쯔지 ,  이승환 ,  이호

IPC: H01L21/335

Abstract: 본 발명은 반도체 소자의 제조 방법을 제공한다. 상기 반도체 소자의 제조 방법은 채널 영역을 포함하는 하부 활성층을 갖는 반도체 기판에 식각율이 다른 제 1 및 제 2 층간 절연막을 증착한다. 상기 제 1 및 제 2 층간 절연막을 식각하여 콘택홀을 형성한다. 상기 콘택홀에 플러그를 형성한다. 상기 플러그가 형성된 결과물 전면에 비정질 물질층을 증착한다. 상기 비정질 물질층 하부 계면의 상기 제 2 층간 절연막을 제거한다. 상기 비정질 물질층을 결정화하여 상부 활성층을 형성한다. 상기 제 2 층간 절연막이 제거된 부분을 절연막으로 매립한다. 상기 절연막을 평탄화한다.

公开(公告)号：KR100493022B1

公开(公告)日：2005-06-07

申请号：KR1020020040093

申请日：2002-07-10

Applicant: 삼성전자주식회사

Inventor： 유재윤 ,  박문한 ,  권대진

IPC: H01L27/115

CPC classification number: H01L27/11568 ,  H01L21/022 ,  H01L21/02238 ,  H01L21/02326 ,  H01L21/28282 ,  H01L21/3144 ,  H01L21/31612 ,  H01L21/32105 ,  H01L27/115 ,  H01L29/66833

Abstract: 본 발명의 불휘발성 메모리 소자의 제조 방법은 SONOS 구조를 갖는 불휘발성 메모리 소자를 제조하는 방법으로서, 전하 트랩층으로서의 실리콘 질화막과 컨트롤 게이트 전극으로서의 폴리실리콘막이 전기적으로 절연되는 구조를 만드는 방법이다. 먼저 반도체 기판상에 터널링층 및 전하 트랩층으로서의 실리콘 산화막-실리콘 질화막 패턴을 형성한다. 다음에 산소(O
2 ) 가스, 오존(O
3 ) 가스나 또는 아산화질소(N
2 O) 가스를 수소(H
2 ) 가스와 함께 제공하여 500-1150℃의 온도 및 1-760 torr의 압력에서 산소 래디컬(O
* )를 발생시키거나 플라즈마를 이용하여 산소 래디컬을 발생시켜, 산소 래디컬(O
* )이 노출된 실리콘 질화막 패턴의 상측 및 측부 표면 및 반도체 기판의 노출 표면과 반응하도록 하는 래디컬 산화 공정을 수행하여, 실리콘 질화막 패턴의 상부 및 측면상에 차폐층으로서의 실리콘 질화 산화막과, 반도체 기판의 노출 표면상에 게이트 절연막을 형성한다. 그리고 실리콘 질화 산화막 및 게이트 절연막 위에 컨트롤 게이트 전극을 형성한다.

公开(公告)号：KR100421049B1

公开(公告)日：2004-03-04

申请号：KR1020010060554

申请日：2001-09-28

Applicant: 삼성전자주식회사

Inventor： 유재윤 ,  박문한 ,  안동호 ,  홍석훈

IPC: H01L21/76

Abstract: PURPOSE: A method for fabricating a semiconductor memory device is provided to control generation of a bird's beak on an interface between a gate and a mask insulation layer by forming a gate sidewall insulation layer on the sidewall of the gate formed along with an isolation trench pattern through a rapid thermal oxidation method. CONSTITUTION: A gate insulation layer(121), a gate conductive layer(122) and the mask insulation layer are sequentially formed on a semiconductor substrate(100). The mask insulation layer, the gate conductive layer and the gate insulation layer are patterned to form a mask insulation layer pattern and the gate. A trench is formed in the semiconductor substrate by using the mask insulation layer and the gate as a mask. A predetermined thickness of a sidewall insulation layer is formed on the surface of the semiconductor substrate exposed by the trench and on the sidewall of the gate conductive layer of the gate through a rapid thermal process. The inside of the trench is filled with an insulation layer(190).

Abstract translation: 目的：提供一种用于制造半导体存储器件的方法，以通过在与隔离沟槽图案一起形成的栅极的侧壁上形成栅极侧壁绝缘层来控制在栅极和掩膜绝缘层之间的界面上鸟喙的生成 通过快速热氧化方法。 构成：在半导体衬底（100）上依次形成栅绝缘层（121），栅导电层（122）和掩模绝缘层。 掩模绝缘层，栅极导电层和栅极绝缘层被图案化以形成掩模绝缘层图案和栅极。 通过使用掩模绝缘层和栅极作为掩模在半导体衬底中形成沟槽。 通过快速热处理在由沟槽暴露的半导体衬底的表面和栅极的栅极导电层的侧壁上形成预定厚度的侧壁绝缘层。 沟槽的内部填充有绝缘层（190）。