公开(公告)号：DE102012206478B4

公开(公告)日：2013-12-24

申请号：DE102012206478

申请日：2012-04-19

Applicant: IBM

Inventor： KHAKIFIROOZ ALI ,  DORIS BRUCE B ,  CHENG KANGGUO

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/76 ,  H01L27/092 ,  H01L27/12

Abstract: Extrem-dünner-Halbleiter-auf-Isolator(ETSOI)-Einheit, umfassend: a. eine Rück-Gate-Schicht (30) auf einem Substrat (5), die von einer dünnen vergrabenen Oxid(BOX)-Schicht (25) bedeckt ist; b. eine extrem dünne SOI-Schicht (20) auf der dünnen BOX-Schicht (25); c. eine FET-Einheit teilweise auf und teilweise in der extrem dünnen (ET) SOI-Schicht, die einen durch Abstandshalter (15) isolierten Gate-Stapel aufweist, und d. einen gegenüber der BOX-Schicht (25) dickeren dielektrischen Abschnitt (50), der gegenüber einem FET-Gate selbstausgerichtet ist, und Hohlräume (60) innerhalb des dickeren dielektrischen Abschnitts (50) unterhalb von Source- und Drain-Gebieten (11, 12).

公开(公告)号：DE102012206478A1

公开(公告)日：2012-11-22

申请号：DE102012206478

申请日：2012-04-19

Applicant: IBM

Inventor： KHAKIFIROOZ ALI ,  DORIS BRUCE B ,  CHENG KANGGUO

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/76 ,  H01L27/092 ,  H01L27/12

Abstract: Eine extrem-dünner-SOI-MOSFET-Einheit auf einem SOI-Substrat ist mit einer Rück-Gate-Schicht auf einem Si-Substrat, bedeckt mit einer dünnen BOX-Schicht; einer extrem dünnen SOI-Schicht (ETSOI) auf der dünnen BOX-Schicht; und einer FET-Einheit auf der ETSOI-Schicht, die einen durch Abstandshalter isolierten Gate-Stapel aufweist, versehen. Das dünne BOX ist unter dem ETSOI-Kanal gebildet und ist miin versehen, um die Parasitärkapazität von Source/Drain zu Rück-Gate zu verringern. Der dickere dielektrische Abschnitt ist gegenüber dem Gate selbstausgerichtet. Innerhalb des dickeren dielektrischen Abschnitts wird ein Hohlraum unter dem Source/Drain-Gebiet gebildet. Das Rück-Gate wird durch ein Gebiet eines durch Implantation geschädigten Halbleiters und das Bilden einer isolierenden Schicht durch laterales Ätzen und Rückfüllen mit Dielektrikum festgelegt.

公开(公告)号：GB2497849B

公开(公告)日：2016-02-03

申请号：GB201222136

申请日：2012-12-10

Applicant: IBM

Inventor： YAMASHITA TENKO ,  DIVAKARUNI RAMACHANDRA ,  BU HUIMING ,  SHANG HUILING ,  CHUNG-HSUN LIN ,  ANDO TAKASHI ,  DORIS BRUCE B

IPC: H01L29/66 ,  H01L29/78

Abstract: A method includes forming on a surface of a semiconductor a dummy gate structure comprised of a plug; forming a first spacer surrounding the plug, the first spacer being a sacrificial spacer; and performing an angled ion implant so as to implant a dopant species into the surface of the semiconductor adjacent to an outer sidewall of the first spacer to form a source extension region and a drain extension region, where the implanted dopant species extends under the outer sidewall of the first spacer by an amount that is a function of the angle of the ion implant. The method further includes performing a laser anneal to activate the source extension and the drain extension implant. The method further includes forming a second spacer surrounding the first spacer, removing the first spacer and the plug to form an opening, and depositing a gate stack in the opening.

公开(公告)号：DE112013004911T5

公开(公告)日：2015-06-25

申请号：DE112013004911

申请日：2013-08-15

Applicant: IBM

Inventor： CHENG KANGGUO ,  DORIS BRUCE B ,  KHAKI-FIROOZ ALI ,  RIM KERN ,  S BASKER VEERARAGHAVAN

IPC: H01L29/78 ,  H01L21/336

Abstract: Es werden Verfahren und Strukturen zum Bilden eines lokalisierten Silicium-auf-Isolator(SOI)-FinFET (104) offenbart. Auf einem massiven Substrat (102) werden Finnen gebildet. Nitrid-Abstandhalter (208) schützen die Finnenseitenwände. Über den Finnen wird eine flache Grabenisolierungszone (412) abgeschieden. Ein Oxidationsverfahren bewirkt, dass Sauerstoff durch die flache Grabenisolierungszone (412) und in das darunter liegende Silicium diffundiert. Der Sauerstoff reagiert mit dem Silicium, um Oxid zu bilden, welches eine elektrische Isolation für die Finnen bereitstellt. Die flache Grabenisolierungszone steht in direktem physischen Kontakt mit den Finnen und/oder den Nitrid-Abstandhaltern, die auf den Finnen angeordnet sind.

公开(公告)号：DE102012223655B4

公开(公告)日：2015-02-26

申请号：DE102012223655

申请日：2012-12-18

Applicant: IBM

Inventor： ANDO TAKASHI ,  BU HUIMING ,  DORIS BRUCE B ,  LIN CHUNG-HSUN ,  SHANG HUILING ,  YAMASHITA TENKO ,  DIVAKARUNI RAMACHANDRA

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/268

Abstract: Verfahren zur Herstellung eines Feldeffekttransistors, aufweisend: Bilden einer Platzhalter-Gate-Struktur, die aus einem Stopfen besteht, auf einer Fläche eines Halbleiters; Bilden eines ersten Abstandhalters, welcher den Stopfen umgibt, wobei der erste Abstandhalter ein Opfer-Abstandhalter ist; und Durchführen einer abgewinkelten Ionenimplantation, um in Nachbarschaft zu einer äußeren Seitenwand des ersten Abstandhalters eine Dotierstoffspezies in die Fläche des Halbleiters zu implantieren, um eine Source-Erweiterungszone und eine Drain-Erweiterungszone zu bilden, wobei sich die implantierte Dotierstoffspezies in einem Ausmaß unter der äußeren Seitenwand des ersten Abstandhalters erstreckt, welches eine Funktion des Winkels der Ionenimplantation ist; und Durchführen eines Laser-Temperns, um die Implantation der Source-Erweiterung und der Drain-Erweiterung zu aktivieren.

公开(公告)号：DE112013002186T5

公开(公告)日：2015-01-15

申请号：DE112013002186

申请日：2013-03-13

Applicant: IBM

Inventor： DORIS BRUCE B ,  CHENG KANGGUO ,  HARAN BALASUBRAMANIAN S ,  KHAKIFIROOZ ALI ,  KULKARNI PRANITA ,  KUMAR ARVIND ,  PONOTH SHOM

IPC: H01L21/762

Abstract: Es werden Strukturen flacher Grabenisolierungen zur Verwendung mit UTBB(Ultra-Thin Body and Buried Oxide)-Halbleitersubstraten bereitgestellt, welche verhindern, dass Defektmechanismen wie z. B. die Bildung elektrischer Kurzschlüsse zwischen frei liegenden Abschnitten von Siliciumschichten an den Seitenwänden eines flachen Grabens eines UTBB-Substrats in Fällen auftreten, wenn anschließend ein Grabenfüllmaterial des flachen Grabens weggeätzt und bis unter eine obere Fläche des UTBB-Substrats ausgespart wird.

公开(公告)号：GB2510544B

公开(公告)日：2014-11-05

申请号：GB201410069

申请日：2012-09-13

Applicant: IBM

Inventor： CHENG KANGGUO ,  DORIS BRUCE B ,  KHAKIFIROOZ ALI ,  SHAHIDI GHAVAM

IPC: H01L29/94 ,  H01L27/12

公开(公告)号：DE102012223655A1

公开(公告)日：2013-06-27

申请号：DE102012223655

申请日：2012-12-18

Applicant: IBM

Inventor： ANDO TAKASHI ,  BU HUIMING ,  DORIS BRUCE B ,  LIN CHUNG-HSUN ,  SHANG HUILING ,  YAMASHITA TENKO ,  DIVAKARUNI RAMACHANDRA

IPC: H01L21/336 ,  H01L29/78

Abstract: Ein Verfahren weist das Bilden einer Platzhalter-Gate-Struktur, welche aus einem Stopfen besteht, auf einer Fläche eines Halbleiters; das Bilden eines ersten Abstandhalters, welcher den Stopfen umgibt, wobei der erste Abstandhalter ein Opfer-Abstandhalter ist; und das Durchführen einer abgewinkelten Ionenimplantation auf, um in Nachbarschaft zu einer äußeren Seitenwand des ersten Abstandhalters eine Dotierstoffspezies in die Fläche des Halbleiters zu implantieren, um eine Source-Erweiterungszone und eine Drain-Erweiterungszone zu bilden, wobei sich die implantierte Dotierstoffspezies in einem Ausmaß unter der äußeren Seitenwand des ersten Abstandhalters erstreckt, welches eine Funktion des Winkels der Ionenimplantation ist. Das Verfahren weist ferner das Durchführen eines Laser-Temperns auf, um die Implantation der Source-Erweiterung und der Drain-Erweiterung zu aktivieren. Das Verfahren weist ferner das Bilden eines zweiten Abstandhalters, welcher den ersten Abstandhalter umgibt, das Entfernen des ersten Abstandhalters und des Stopfens, um eine Öffnung zu bilden, und das Abscheiden eines Gate-Stapels in der Öffnung auf.

公开(公告)号：DE112010002895B4

公开(公告)日：2012-11-08

申请号：DE112010002895

申请日：2010-09-08

Applicant: IBM

Inventor： KHAKIFIROOZ ALI ,  SHAHIDI GHAVAM ,  CHENG KANGGUO ,  DORIS BRUCE B

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: Halbleiterstruktur, die Folgendes umfasst: mindestens einen Gate-Stapel 18, der sich auf einer oberen Fläche 14 eines Halbleitersubstrats 12 befindet; ein erstes Epitaxie-Halbleitermaterial 34, das sich an einer Grundfläche des mindestens einen Gate-Stapels innerhalb eines Paares vertiefter Regionen 28 befindet, die an gegenüberliegenden Seiten des mindestens einen Gate-Stapels vorhanden sind, wobei das erste Epitaxie-Halbleitermaterial auf einen Kanal des mindestens einen Gate-Stapels eine Belastung ausübt; eine diffundierte Erweiterungsregion 38, die sich innerhalb einer oberen Fläche des ersten Epitaxie-Halbleitermaterials in jeder der vertieften Regionen befindet; und ein zweites Epitaxie-Halbleitermaterial 36, das sich auf einer oberen Fläche der diffundierten Erweiterungsregion 38 befindet, wobei das zweite Epitaxie-Halbleitermaterial eine höhere Dotiermittelkonzentration aufweist als das erste Epitaxie-Halbleitermaterial.

公开(公告)号：DE112010002895T5

公开(公告)日：2012-06-21

申请号：DE112010002895

申请日：2010-09-08

Applicant: IBM

Inventor： KHAKIFIROOZ ALI ,  SHAHIDI GHAVAM ,  CHENG KANGGUO ,  DORIS BRUCE B

IPC: H01L29/78 ,  H01L21/336

Abstract: Eine leistungsstarke Halbleiterstruktur und ein Verfahren zur Herstellung einer solchen Struktur werden bereitgestellt. Die Halbleiterstruktur umfasst mindestens einen Gate-Stapel (18), z. B. FET, der sich auf einer oberen Fläche (14) eines Halbleitersubstrats (12) befindet. Die Struktur umfasst weiterhin ein erstes Epitaxie-Halbleitermaterial (34), das eine Belastung auf einen Kanal (40) des mindestens einen Gate-Stapels ausübt. Das erste Epitaxie-Halbleitermaterial befindet sich an einer Grundfläche des mindestens einen Gate-Stapels im Wesentlichen innerhalb eines Paares vertiefter Regionen (28) im Substrat, die an gegenüberliegenden Seiten des mindestens einen Gate-Stapels liegen. Eine diffundierte Erweiterungsregion (38) befindet sich innerhalb einer oberen Fläche des ersten Epitaxie-Halbleitermaterials in jeder der vertieften Regionen. Die Struktur umfasst weiterhin ein zweites Epitaxie-Halbleitermaterial (36), das sich auf einer oberen Fläche der diffundierten Erweiterungsregion befindet. Das zweite Epitaxie-Halbleitermaterial weist eine höhere Dotiermittelkonzentration auf als das erste Epitaxie-Halbleitermaterial.