公开(公告)号：DE102013217801A1

公开(公告)日：2015-03-05

申请号：DE102013217801

申请日：2013-09-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  KANSCHAT PETER ,  HÖGERL JÜRGEN ,  BEER GOTTFRIED ,  ESCHER-PÖPPEL IRMGARD

IPC: H01L23/48 ,  H01L21/56 ,  H01L21/60 ,  H01L23/28 ,  H01L25/07

Abstract: Ein Aspekt der Erfindung betrifft eine Halbleiteranordnung, Diese umfasst eine obere Kontaktplatte (41), eine untere Kontaktplatte (42), eine Anzahl von Chipbaugruppen (2), eine dielektrische Einbettmasse (4), sowie eine Steuerelektrodenverschaltungsstruktur (70). Eine jede der Chipbaugruppen (2) weist einen Halbleiterchip mit einem Halbleiterkörper auf, wobei der Halbleiterkörper eine Oberseite und eine der Oberseite entgegen gesetzte Unterseite besitzt, und wobei die Oberseite in einer vertikalen Richtung (v) von der Unterseite beabstandet ist. Außerdem besitzt ein jeder der Halbleiterchips eine auf der Oberseite angeordnete obere Hauptelektrode, eine auf der Unterseite angeordnete untere Hauptelektrode, eine an der Oberseite angeordnete Steuerelektrode, und ein elektrisch leitendes oberes Ausgleichsplättchen, das auf der dem Halbleiterkörper abgewandten Seite der oberen Hauptelektrode angeordnet und mittels einer oberen Verbindungsschicht mit der oberen Hauptelektrode stoffschlüssig und elektrisch leitend verbunden ist. Ober die Steuerelektrode kann ein elektrischer Strom zwischen der oberen Hauptelektrode und der unteren Hauptelektrode gesteuert werden. Durch die dielektrische Einbettmasse (4) sind die Chipbaugruppen (2) zu einem festen Verbund stoffschlüssig miteinander verbunden. Dabei ist bei einer jeden der Chipbaugruppen (2) die dem Halbleiterkörper abgewandte Seite des oberen Ausgleichsplättchens der betreffenden Chipbaugruppe (2) nicht oder zumindest nicht vollständig von der Einbettmasse (4) bedeckt. Die Steuerelektrodenverschaltungsstruktur (70) ist auf dem festen Verbund (6) angeordnet, und sie verbindet die Steuerelektroden der Chipbaugruppen (2) elektrisch leitend miteinander. Außerdem ist eine jede der Chipbaugruppen (2) derart zwischen der oberen Kontaktplatte (41) und der unteren Kontaktplatte (42) angeordnet, dass bei dieser Chipbaugruppe (2) die dem Halbleiterkörper abgewandte Seite des oberen Ausgleichsplättchens die obere Kontaktplatte (41) elektrisch kontaktiert.

公开(公告)号：DE102011080929B4

公开(公告)日：2014-07-17

申请号：DE102011080929

申请日：2011-08-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  HOHLFELD OLAF

IPC: H01L21/50 ,  H01L21/58 ,  H01L25/04

Abstract: Verfahren zur Herstellung eines Verbundes, bei dem mindestens zwei Fügepartner (11, 12) fest miteinander verbunden werden, mit folgenden Schritten: Bereitstellen eines ersten Fügepartners (11) und eines zweiten Fügepartners (12); Bereitstellen eines Verbindungsmittels (21); Bereitstellen eines Dichtmittels (4); Bereitstellen eines eine Druckkammer (6) aufweisenden Reaktors (7); Bereitstellen eines Heizelementes (8); Anordnen des ersten Fügepartners (11), des zweiten Fügepartners (12) und des Verbindungsmittels (21) in der Druckkammer (6), so dass sich das Verbindungsmittel (21) zwischen dem ersten Fügepartner (11) und dem zweiten Fügepartner (12) befindet; Erzeugen eines gasdichten Bereichs (5), in welchem das Verbindungsmittel (21) angeordnet ist; Erzeugen eines Gasdrucks (p62) in der Druckkammer (6) außerhalb des gasdichten Bereichs (5), so dass der Gasdruck (p62) auf den gasdichten Bereich (5) einwirkt und den ersten Fügepartner (11), den zweiten Fügepartner (12) sowie das zwischen diesen befindliche Verbindungsmittel (21) mit mindestens 2 MPa (20 bar) aneinander presst; Erhitzen des ersten Fügepartners (11), des zweiten Fügepartners (12) und des Verbindungsmittels (21) mittels des Heizelementes (8) auf eine vorgegebene Maximaltemperatur von mindestens 210°C; nachfolgendes Abkühlen des ersten Fügepartners (11), des zweiten Fügepartners (12) und des Verbindungsmittels (21); wobei das Volumen der geschlossenen Druckkammer (6) kleiner oder gleich 200 ml ist.

公开(公告)号：DE102012200325A1

公开(公告)日：2013-03-14

申请号：DE102012200325

申请日：2012-01-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  LENNIGER ANDREAS ,  UHLEMANN ANDRE

IPC: H01L23/473 ,  H01L25/07

Abstract: Eine Halbleiteranordnung umfasst einen Halbleiterchip (128), der an ein Substrat (122) gekoppelt ist, und eine Basisplatte (104), die an das Substrat (122) gekoppelt ist. Die Basisplatte (104) enthält eine auf eine zweite Metallschicht (106) plattierte erste Metallschicht (108). Die zweite Metallschicht (106) wird verformt, um eine Pin-Fin- oder Fin-Kühlstruktur (112) bereitzustellen.

公开(公告)号：DE102011080299A1

公开(公告)日：2013-02-07

申请号：DE102011080299

申请日：2011-08-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LENNIGER ANDREAS ,  HOHLFELD OLAF ,  KUEHLE ELMAR

IPC: H01L23/14 ,  C04B41/81 ,  C04B41/88 ,  C04B41/90 ,  C22C1/10 ,  H01L21/48 ,  H01L23/373 ,  H05K1/05 ,  H05K7/20

Abstract: Die Erfindung betrifft einen Schaltungsträger (100) mit einer Unterseite (100b) und einer in einer vertikalen Richtung (v) von der Unterseite (100b) beabstandete Oberseite (100t), sowie einen Keramikkörper (1) aus einem Keramikmaterial. Der Keramikkörper (1) weist eine Vielzahl von Zwischenräumen (3) auf, in denen sich kein Keramikmaterial befindet. Die Gesamtheit dieser Zwischenräume (3) ist teilweise aber nicht vollständig mit einem Füllmetall (2) verfüllt.

公开(公告)号：DE102009026558B3

公开(公告)日：2010-12-02

申请号：DE102009026558

申请日：2009-05-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STOLZE THILO ,  HOHLFELD OLAF ,  KANSCHAT PETER

IPC: H01L23/16 ,  H01L21/52 ,  H01L23/34

Abstract: Die Erfindung betrifft ein Leistungshalbleitermodul (100) mit einem Gehäuse (1) und zumindest einem flachen, mit wenigstens einem Leistungshalbleiterchip (4) bestückten Schaltungsträger (2). Das Gehäuse (1) weist eine Gehäuseunterseite (12) auf, sowie eine Gehäuseoberseite (11), die in einer positiven vertikalen Richtung (v) von der Gehäuseunterseite (12) beabstandet ist. Außerdem besitzt der Schaltungsträger (2) eine dem Gehäuseinneren abgewandte Unterseite (25). Der Schaltungsträger (2) ist in einer an der Gehäuseunterseite (12) ausgebildeten Öffnung des Gehäuses (1) angeordnet und mittels eines elastischen Verbindungsmittels (5) parallel zur vertikalen Richtung (v) relativ zu dem Gehäuse (1) beweglich an dem Gehäuse (1) befestigt. Im unmontierten Zustand des Leistungshalbleitermoduls (100) nimmt der Schaltungsträger (2) relativ zu dem Gehäuse (1) eine Ruhelage ein. Um den Schaltungsträger (2) aus dieser Ruhelage parallel zur vertikalen Richtung (v) in und/oder entgegen der vertikalen Richtung (v) auszulenken, ist eine Kraft von nur 0,1 N bis 100 N je Millimeter Auslenkung erforderlich.

公开(公告)号：DE102014222189B4

公开(公告)日：2022-06-30

申请号：DE102014222189

申请日：2014-10-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  HOEGERL JÜRGEN ,  GRÖNINGER HORST ,  FUERGUT EDWARD

IPC: H01L23/48 ,  H01L23/051 ,  H01L25/07

Abstract: Halbleiterbaugruppe umfassend:einen Halbleiterkörper (10), der eine Oberseite und eine der Oberseite entgegengesetzte Unterseite aufweist;eine auf der Oberseite angeordnete obere Hauptelektrode (11);eine auf der Unterseite angeordnete untere Hauptelektrode (12);eine an der Oberseite angeordnete Steuerelektrode (13), mittels der ein elektrischer Strom zwischen der oberen Hauptelektrode (11) und der unteren Hauptelektrode (12) gesteuert werden kann;ein Federelement (13a, 13b, 13c, 13d) zur Druckkontaktierung der Steuerelektrode mit einer von dem Federelement (13a, 13b, 13c, 13d) erzeugten Druckkraft, wobei das Federelement (13a, 13b, 13c, 13d) elektrisch mit der Steuerelektrode (13) verbunden ist, wobei entweder das Federelement (13a, 13b) in stoffschlüssiger Weise mechanisch mit der Steuerelektrode (13) verbunden ist, oder die Halbleiterbaugruppe weiter ein Zwischenelement (13'; 23) aufweist, das zwischen dem Federelement (13a, 13b, 13c, 13d) und der Steuerelektrode (13) angeordnet ist und mit der Steuerelektrode (13) zumindest teilweise stoffschlüssig verbunden ist, sodass die Druckkraft (F) unter anderem auf die Halbleiterbaugruppe (2) wirkt; undein aus Moldmasse (4) gebildetes Gehäuse, in das zumindest der Halbleiterkörper (10) zumindest teilweise eingebettet ist.

公开(公告)号：DE102014116382B4

公开(公告)日：2022-05-05

申请号：DE102014116382

申请日：2014-11-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  HOEGERL JÜRGEN ,  BEER GOTTFRIED ,  HOIER MAGDALENA

IPC: H01L23/48 ,  H01L23/04 ,  H01L25/07 ,  H01L25/16 ,  H01L25/18

Abstract: Halbleitergehäuse (100; 300), umfassend:einen Formkörper (1; 301), der eine erste Hauptfläche (1A; 301A), eine der ersten Hauptfläche entgegengesetzte zweite Hauptfläche (1B; 301B) und Seitenflächen (IC; 301C) umfasst, welche die erste und zweite Hauptfläche verbinden;ein erstes Halbleitermodul (10), das eine Vielzahl von ersten Halbleiter-Transistorchips (11) und eine erste Einkapselungsschicht (12) umfasst, die über den ersten Halbleiter-Transistorchips (11) angeordnet ist;ein zweites Halbleitermodul (20), das über dem ersten Halbleitermodul (10) angeordnet ist, wobei das zweite Halbleitermodul (20) wenigstens einen zweiten Halbleiterchip (21) und eine zweite Einkapselungsschicht (22) umfasst, die über dem wenigstens einen zweiten Halbleiterchip (21) angeordnet ist; undeine Vielzahl von externen Verbindern (30; 325, 326), die sich durch eine oder mehrere der Seitenflächen (1C; 301C) des Formkörpers (1; 301) erstrecken, wobei der Formkörper (1; 301) durch die zweite Einkapselungsschicht (22) gebildet wird;eine Vielzahl von Halbleiter-Diodenchips (14); undeine Metallisierungsschicht (16), welche auf der ersten Einkapselungsschicht (12) aufgebracht ist und eine Vielzahl von metallischen Bereichen (16A) aufweist, welche elektrische Verbindungen zwischen ausgewählten der Halbleiter-Transistorchips (11) und der Halbleiter-Diodenchips (14) bilden.

公开(公告)号：DE102020115990B3

公开(公告)日：2021-10-07

申请号：DE102020115990

申请日：2020-06-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CRAES FABIAN ,  EHLERS CARSTEN ,  HOHLFELD OLAF ,  WILKE ULRICH

IPC: H01L21/58 ,  H01L23/14 ,  H01L25/07

Abstract: Ein Verfahren weist das Formen einer ersten elektrisch leitenden Schicht auf einer ersten Seite einer dielektrischen Isolationsschicht, das Formen einer strukturierten Maskenschicht auf einer der dielektrischen Isolationsschicht abgewandten Seite der ersten elektrisch leitenden Schicht, das Formen wenigstens eines Grabens in der ersten elektrisch leitenden Schicht, wobei sich der wenigstens eine Graben durch die gesamte erste elektrisch leitende Schicht hindurch zu der dielektrischen Isolationsschicht erstreckt, das Formen einer Beschichtung, welche wenigstens den Boden und die Seitenwände des wenigstens einen Grabens bedeckt, und, nach dem Formen der Beschichtung, das Entfernen der Maskenschicht auf.

公开(公告)号：DE102015118633B4

公开(公告)日：2021-05-06

申请号：DE102015118633

申请日：2015-10-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  BEER GOTTFRIED ,  HOEGERL JUERGEN ,  HOIER MAGDALENA

IPC: H01L23/538 ,  H01L21/50 ,  H01L23/10 ,  H01L25/07

Abstract: Integriertes Leistungsmodul (100), aufweisend:ein Leistungshalbleitermodul (102), aufweisend:einen ersten, auf eine metallisierte Seite (108, 118) eines Isolationssubstrats (110) aufgebrachten Leistungshalbleiterchip (106);eine erste Isolationsschicht (112), welche den ersten Leistungshalbleiterchip (106) einkapselt; undeine erste strukturierte Metallisierungsschicht (114) auf der ersten Isolationsschicht (112) und durch mindestens eine erste Mehrzahl elektrischer Leiterbohrungen (116), die sich durch die erste Isolationsschicht (112) erstrecken, mit dem ersten Leistungshalbleiterchip (106) elektrisch verbunden;eine zweite Isolationsschicht (124) auf dem Leistungshalbleitermodul (102);eine zweite Mehrzahl elektrischer Leiterbohrungen (128), die sich durch die zweite Isolationsschicht (124) zur ersten strukturierten Metallisierungsschicht (114) erstrecken; undein erster, in der zweiten Isolationsschicht (124) oder in einer Isolationsschicht über der zweiten Isolationsschicht (124) eingekapselter Logik- oder passiver Halbleiterchip (130),wobei der erste Logik- oder passive Halbleiterchip (130) durch mindestens die erste strukturierte Metallisierungsschicht (114) und die erste Mehrzahl elektrischer Leiterbohrungen (116) mit dem ersten Leistungshalbleiterchip (106) oder mit einem anderen, im integrierten Leistungsmodul (100) angeordneten Halbleiterchip elektrisch verbunden ist,wobei der erste Logik- oder passive Halbleiterchip (130) ein erster Treiber-Halbleiterchip ist, der konfiguriert ist, ein Schalten des ersten Leistungshalbleiterchips (106) zu steuern.

公开(公告)号：DE102013219833B4

公开(公告)日：2020-02-13

申请号：DE102013219833

申请日：2013-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF

IPC: H01L23/053 ,  H01L21/52 ,  H01L23/16 ,  H01L23/36

Abstract: Halbleitermodul umfassend:eine Leiterplatte (4), die ein Isoliermaterial (40) aufweist, eine in dem Isoliermaterial (40) ausgebildete Aussparung (44), sowie eine erste Metallisierungsschicht (41, 42), die teilweise in das Isoliermaterial (40) eingebettet ist und die einen Leiterbahnvorsprung (411, 421) aufweist, der in die Aussparung (44) hinein ragt;ein Keramiksubstrat (2), das einen dielektrischen, keramischen Isolationsträger (20) aufweist, sowie eine obere Substratmetallisierung (21), die auf eine Oberseite (20t) des Isolationsträgers (20) aufgebracht ist; undeinen Halbleiterchip (25), der auf der oberen Substratmetallisierung (21) angeordnet ist; wobeidie erste Metallisierungsschicht (41, 42) an dem Leiterbahnvorsprung (411, 421) mechanisch und elektrisch leitend mit der oberen Substratmetallisierung (21) verbunden ist;das Keramiksubstrat (2) eine der Oberseite (20t) entgegengesetzte Unterseite (20b) aufweist;das Keramiksubstrat (2) bezüglich der Leiterplatte (4) eine Ruhelage aufweist; undauf das Keramiksubstrat (2), wenn es relativ zu der Leiterplatte (4) in einer vertikalen Richtung (v), die senkrecht zur Unterseite (20b) von der Unterseite (20b) zur Oberseite (20t) verläuft, um 1 mm ausgelenkt wird, eine Rückstellkraft wirkt, die größer ist als 10 N und/oder kleiner als 60 N.