公开(公告)号：KR1019990065025A

公开(公告)日：1999-08-05

申请号：KR1019980000058

申请日：1998-01-05

Applicant: 삼성전자주식회사

Inventor： 정정희 ,  이시형 ,  최상준 ,  문주태

IPC: G03F7/039

Abstract: 본 발명은 하기 화학식 1의 고분자 화합물 및 PAG(Photoacid generator)로 구성되는 포토레지스트 조성물에 관한 것이다. 본 발명의 레지스트는 193㎚ 영역에서 투명하며 식각 공정에 대한 내성이 우수할 뿐 아니라 접착성이 매우 우수하여 리프팅을 현저하게 감소시켰다.

상기 식중, R
1 은 지방족 탄화수소이고, m은 정수임.

公开(公告)号：KR1020100050788A

公开(公告)日：2010-05-14

申请号：KR1020080109858

申请日：2008-11-06

Applicant: 삼성전자주식회사

Inventor： 임한진 ,  남석우 ,  정정희 ,  윤경렬 ,  서종범 ,  이준노 ,  배성훈

IPC: H01L27/108

CPC classification number: H01L21/0228 ,  H01L21/02189 ,  H01L21/02299 ,  H01L21/3141 ,  H01L21/31641 ,  H01L28/91

Abstract: PURPOSE: A method for forming a semiconductor device is provided to improve the quality of a dielectric film by improving a step coverage of the dielectric film. CONSTITUTION: A lower electrode(134a) including an upper side(134I) and a lateral side(134T) is formed on a semiconductor substrate(100). An ion is provided to the upper side and the lateral side through a tilt ion implantation process. A dielectric film is formed on the lower electrode. The formation of the dielectric film is delayed on a part of the upper side and the lateral side with an ion.

Abstract translation: 目的：提供一种用于形成半导体器件的方法，以通过改善电介质膜的台阶覆盖来提高电介质膜的质量。 构成：在半导体衬底（100）上形成包括上侧（134I）和侧面（134T）的下电极（134a）。 通过倾斜离子注入工艺将离子提供给上侧和外侧。 在下电极上形成电介质膜。 电介质膜的形成在上侧和外侧的一部分上被离子延迟。

公开(公告)号：KR100780953B1

公开(公告)日：2007-12-03

申请号：KR1020060067100

申请日：2006-07-18

Applicant: 삼성전자주식회사

Inventor： 김완돈 ,  주재현 ,  정정희 ,  김진용 ,  정숙진

IPC: H01L27/108

CPC classification number: H01L28/84 ,  H01L21/28556 ,  H01L27/10855 ,  H01L28/75

Abstract: A method for manufacturing a lower electrode and a method for a capacitor including the lower electrode are provided to secure a wide surface area of the lower electrode by thermally treating the lower electrode and discharging impurities to form creases on a surface of the lower electrode. A first lower electrode layer(110) is formed on an upper of a semiconductor substrate(100). A second lower electrode layer(120) containing carbon of 20 % to 50 % is formed on an upper of the first lower electrode layer. The carbon contained in the second lower electrode layer is discharged to form a lower electrode having a crease layer(120a) generated thereon. A dielectric is formed on a surface of the crease layer of the lower electrode. An upper electrode is formed on an upper of the dielectric. At least one among the first lower electrode layer, the second lower electrode layer, and the upper electrode is a precious metal layer such as Pt, Ru, and IR, a precious metal oxide layer such as RuOx, IrOx, SRO, BSRO, and LSCo, or a fire resistance layer such as Ti, TiN, W, WN, Ta, TaN, HfN, ZrN, TiAlN, TaSiN, and TaAlN.

Abstract translation: 提供一种下电极的制造方法和包括该下电极的电容器的方法，以通过热处理下电极并排出杂质以在下电极的表面上形成折痕来确保下电极的宽表面积。 第一下电极层（110）形成在半导体衬底（100）的上部。 在第一下部电极层的上部形成含有20％〜50％的碳的第二下部电极层（120）。 排出包含在第二下电极层中的碳以形成其上产生折痕层（120a）的下电极。 在下电极的折痕层的表面上形成电介质。 上电极形成在电介质的上部。 第一下电极层，第二下电极层和上电极中的至少一个是贵金属层，例如Pt，Ru和IR，贵金属氧化物层如RuOx，IrOx，SRO，BSRO和 LSCo，或Ti，TiN，W，WN，Ta，TaN，HfN，ZrN，TiAlN，TaSiN和TaAlN等耐火层。

公开(公告)号：KR100688493B1

公开(公告)日：2007-03-02

申请号：KR1020030039128

申请日：2003-06-17

Applicant: 삼성전자주식회사

Inventor： 최재형 ,  정정희 ,  유차영 ,  조남면 ,  최정식 ,  오세훈 ,  박동균

IPC: H01L27/108

CPC classification number: H01L28/91

Abstract: 콘택 저항 및 누설 전류의 증대없이 기존의 폴리실리콘 콘택 플러그를 사용하면서, 하부 전극을 금속막으로 형성하는 MIM 캐패시터 및 그 제조방법을 개시한다. 개시된 MIM 캐패시터는, 반도체 기판 상에 형성되는 층간 절연막과, 상기 층간 절연막의 소정 부분에 형성되는 폴리실리콘으로 된 콘택 플러그와, 상기 콘택 플러그와 전기적으로 연결되는 바닥부, 바닥부로부터 수직으로 연장되는 측벽부를 포함하는 실린더 형상의 하부 전극과, 상기 하부 전극의 바닥부와 콘택 플러그 사이에 개재되는 전이 금속 실리사이드막을 포함한다. 이때, 상기 측벽부 및 바닥부의 표면은 질소를 포함하는 전이 금속막으로 구성되고, 상기 측벽부의 두께가 바닥부의 두께보다 두껍게 형성된다.
MIM, 폴리실리콘 콘택 플러그, 전이 금속막, TiN, 실리사이드

公开(公告)号：KR100652426B1

公开(公告)日：2006-12-01

申请号：KR1020050074914

申请日：2005-08-16

Applicant: 삼성전자주식회사

Inventor： 이종철 ,  김영선 ,  정정희 ,  최재형 ,  박홍범 ,  오세훈 ,  이우성

IPC: H01L27/108

Abstract: A capacitor of a semiconductor device for preventing penetration of dopants is provided to prevent dopants from a doped polysilicon germanium layer of an upper electrode from penetrating an underlying layer, by reducing diffusion of the dopants. A lower electrode(140a) of a capacitor is formed on a semiconductor substrate(100). A dielectric layer(150) is formed on the lower electrode. An upper electrode(180) is formed on the dielectric layer, composed of a conductive metal nitride layer(160) of which at least a part is oxidized and a doped polysilicon germanium layer(170) stacked on the conductive metal nitride layer. The lower electrode is made of a doped polysilicon layer, a metal layer, a conductive metal nitride layer, or a conductive metal oxide layer.

Abstract translation: 提供了用于防止掺杂剂渗透的半导体器件的电容器，以通过减少掺杂剂的扩散来防止来自上部电极的掺杂多晶硅锗层的掺杂剂穿透下面的层。 在半导体衬底（100）上形成电容器的下电极（140a）。 介电层（150）形成在下电极上。 在电介质层上形成上电极（180），所述上电极由至少一部分被氧化的导电金属氮化物层（160）和堆叠在导电金属氮化物层上的掺杂多晶硅锗层（170）组成。 下电极由掺杂多晶硅层，金属层，导电金属氮化物层或导电金属氧化物层构成。

公开(公告)号：KR100546304B1

公开(公告)日：2006-01-26

申请号：KR1020020017426

申请日：2002-03-29

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  김성태 ,  김영선 ,  정정희 ,  김완돈 ,  이윤정 ,  최한메

IPC: H01L27/04

CPC classification number: H01L28/57 ,  H01L21/02183 ,  H01L21/02271 ,  H01L21/02356 ,  H01L21/31637 ,  H01L27/1085 ,  H01L28/65

Abstract: 본 발명은 MIM(metal-insulator-metal) 캐패시터를 덮는 캡핑층(capping layer)의 제조방법을 개시한다. 개시된 본 발명의 반도체 메모리 소자의 제조방법은 먼저, 반도체 기판상에 하부 전극, 유전막 및 상부 전극으로 구성된 캐패시터를 형성한다음, 상기 캐패시터 상부에 캡핑층을 형성한 상태에서 캐패시터의 유전막을 결정화시킨다. 이때, 캡핑층은 산소 가스의 공급을 차단한 상태에서 상기 캡핑층을 증착시키기 위한 분위기를 조성하고, 상기 캡핑층용 반응 소스를 공급하여, 캡핑층을 증착한다음, 퍼지시키는 일련의 공정으로 형성된다.
MIM, 캐패시터, 캡핑층

公开(公告)号：KR1020050099713A

公开(公告)日：2005-10-17

申请号：KR1020040024888

申请日：2004-04-12

Applicant: 삼성전자주식회사

Inventor： 최재형 ,  정정희 ,  김성태 ,  유차영 ,  김기철 ,  오세훈 ,  최정식

IPC: H01L27/108

CPC classification number: H01L21/31122

Abstract: 본 발명은 반도체 소자의 백 엔드 공정시 발생되는 캐패시터의 누설 전류를 방지할 수 있는 MIM 캐패시터 및 그 제조방법을 개시한다. 개시된 본 발명의 MIM 캐패시터는 제 1 금속 성분을 포함하는 하부 전극을 포함한다. 상기 하부 전극 표면에 제 2 금속 성분, 산소 및 질소를 포함하는 유전막 씨앗층이 형성되어 있고, 상기 씨앗층 상부에 제 2 금속 성분 및 산소를 포함하는 유전막 메인층이 형성되어 있다. 그리고, 상기 유전막의 메인층 상부에 제 3 금속 성분을 포함하는 상부 전극이 형성되어 있다.

公开(公告)号：KR100505679B1

公开(公告)日：2005-08-03

申请号：KR1020030017074

申请日：2003-03-19

Applicant: 삼성전자주식회사

Inventor： 정정희 ,  최재형 ,  이윤정 ,  임한진

IPC: H01L27/108

CPC classification number: H01L28/40 ,  H01L21/31604 ,  H01L21/31645 ,  H01L21/32051 ,  H01L23/5223 ,  H01L28/56 ,  H01L28/65 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 캐패시터의 누설 전류 측정 온도 의존성 및 전압 스윕 특성을 개선할 수 있으며, 상부 전극과 유전막의 접착 특성을 개선할 수 있는 반도체 메모리 소자 및 그 제조방법을 개시한다. 개시된 본 발명의 반도체 메모리 소자의 제조방법은, 먼저, 반도체 기판상에 하부 전극을 형성한다음, 상기 하부 전극 상부에 유전막을 증착하고, 유전막 상부에 베리어층으로서 티타늄 산화막을 증착한다. 그리고 나서, 상기 유전막 및 베리어층을 열처리한 후, 티타늄 산화막 상부에 귀금속을 포함하는 상부 전극을 형성하고, 결과물을 큐어링한다.

公开(公告)号：KR1020020061985A

公开(公告)日：2002-07-25

申请号：KR1020010003165

申请日：2001-01-19

Applicant: 삼성전자주식회사

Inventor： 정정희 ,  박인성 ,  여재현

IPC: H01L27/108

CPC classification number: H01L21/02205 ,  C23C16/405 ,  C23C16/45553 ,  H01L21/02183 ,  H01L21/02271 ,  H01L21/0228 ,  H01L21/31604 ,  H01L21/31683 ,  H01L21/31691 ,  H01L28/40

Abstract: PURPOSE: Provided are a semiconductor capacitor having high aspect ratio, restrained oxidation of bottom electrode, and oxide film of uniform thickness, and a method for producing the same. CONSTITUTION: The semiconductor comprises a bottom electrode; a tantalum oxide which comprises a tantalum precursor comprising an atom which is coordinate bonded to tantalum atom represented by formula 1(wherein R1 and R2 represent substituents) or an atomic group X, and an ozone gas, as source gas and which is vapor-deposited on the bottom electrode; and a top electrode. The bottom electrode comprises at least one material selected from polysilicon, rare metal or conductive metal nitride. The rare metal is Ru, Ir or Pt. The conductive metal nitride is at least one material selected from TiN, TaN or WN.

Abstract translation: 目的：提供具有高纵横比，底电极的抑制氧化和厚度均匀的氧化膜的半导体电容器及其制造方法。 构成：半导体包括底部电极; 包含钽前体的钽氧化物，其包含与式1所表示的钽原子（其中R1和R2表示取代基）或原子团X配位的原子和作为原料气体的臭氧气体，并气相沉积 在底部电极上; 和顶部电极。 底部电极包括选自多晶硅，稀有金属或导电金属氮化物中的至少一种材料。 稀有金属是Ru，Ir或Pt。 导电金属氮化物是选自TiN，TaN或WN中的至少一种材料。

公开(公告)号：KR1020000026383A

公开(公告)日：2000-05-15

申请号：KR1019980043892

申请日：1998-10-20

Applicant: 삼성전자주식회사

Inventor： 남동석 ,  정정희

IPC: H01L21/027

Abstract: PURPOSE: A bio-rad key of semiconductor device is provided to correct the pattern shift generated in the range which a son scale isn't out of a mother scale, thereby reducing costs and time by reducing re-sampling time of the pattern shift. CONSTITUTION: A bio-rad key of semiconductor device comprises a son scale(20), a mother scale(10) surrounding the son scale, and a large mother(50) scale surrounding the mother scale. When error is generated, correction values of some parameters are automatically calculated by using the son scale(20) and the large mother scale(50) as well as ignoring a signal from the mother scale.

Abstract translation: 目的：提供半导体器件的生物辐射键，以校正子刻度不超出母尺度的范围内产生的图案偏移，从而通过减少图案偏移的再采样时间来降低成本和时间。 构成：半导体器件的生物雷达键包括儿子秤（20），围绕儿子秤的母秤（10）和围绕母尺度的大型母（50）刻度。 当产生误差时，通过使用子刻度（20）和大母标尺（50）自动计算一些参数的校正值，并忽略来自母尺度的信号。